

*Посвящается моей семье, Сэнди, Джону и Холланд*



# Оглавление

<b>Предисловие: об этой книге</b> .....	13
<b>Предисловие от издательства</b> .....	15
<b>Контекст: проектирование на уровне регистровых передач</b> .....	16
<b>Благодарности</b> .....	18
<b>Глава 1. Введение</b> .....	19
1.1. Приступая к работе .....	20
1.1.1. Структурное описание .....	20
1.1.2. Как интерпретируется описание модуля.....	22
1.2. Моделирование цифровых систем .....	24
1.2.1. Замечания по поводу симуляции .....	25
1.2.2. Что делает симулятор? .....	26
1.2.3. Более подробно о симуляции .....	28
1.2.4. Модели исполнения SystemVerilog.....	32
1.2.5. Зачем все это? .....	33
1.3. Иерархия модулей.....	33
1.4. Тестовое окружение для модуля mux .....	35
1.4.1. Простой пример.....	35
1.4.2. Более интеллектуальное тестовое окружение .....	38
1.5. Резюме .....	40
1.6. Задачи и упражнения .....	40
<b>Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ</b> .....	43
<b>Глава 2. Комбинационные схемы</b> .....	45
2.1. Моделирование комбинационных схем.....	45
2.1.1. Операторы assign и always_comb .....	46
2.1.2. Вы уверены, что это комбинационные схемы?.....	49
2.2. Использование операторов assign и always_comb .....	50
2.2.1. Оператор always_comb.....	50
2.2.2. Оператор assign .....	51
2.2.3. Процедурное моделирование с помощью if и case .....	52
2.2.4. Задание несущественных комбинаций с помощью unique case .....	55
2.2.5. Упрощение спецификации с помощью ? и casez .....	57
2.2.6. Моделирование с учетом уровней сигналов .....	58
2.2.7. Оператор priority case .....	59
2.3. Основы разработки тестового окружения.....	60
2.3.1. Отладочная печать .....	61
2.3.2. Основы тестирования комбинационных схем .....	62
2.3.3. Более сложная система.....	64
2.4. Параметризованные модули.....	66

2.5. Спецификация портов.....	68
2.6. Основные типы данных.....	70
2.6.1. Двух- и четырехзначные «биты» .....	70
2.6.2. Целочисленные типы данных.....	71
2.6.3. Перечисления и определения типов .....	72
2.6.4. Тестирование комбинационных схем с перечислениями .....	76
2.6.5. Структуры.....	77
2.7. Множественные драйверы.....	79
2.7.1. Цепи .....	80
2.7.2. Трестабильные приемопередатчики .....	81
2.8. Задачи и упражнения .....	82
<b>Глава 3. Конечные автоматы.....</b>	<b>87</b>
3.1. D-триггер .....	88
3.1.1. Смотри, куда ступаешь.....	89
3.1.2. Вариации на тему .....	90
3.1.3. Тестовое окружение для D-триггера .....	90
3.2. Основы проектирования конечных автоматов .....	92
3.2.1. Описание на SystemVerilog .....	93
3.2.2. Неблокирующие (параллельные) присваивания.....	94
3.2.3. Другой взгляд на = и <= .....	96
3.2.4. Наглядное изображение диаграмм состояний .....	99
3.2.5. Формальное определение .....	100
3.3. Явный стиль описания конечных автоматов.....	101
3.4. Логическая оптимизация .....	104
3.4.1. Кодирование состояний .....	104
3.4.2. Комбинационные схемы для функций перехода и выхода .....	105
3.4.3. Так ли вам нужны несущественные элементы? .....	106
3.5. Тестовые окружения для конечных автоматов.....	106
3.6. Задачи и упражнения .....	106
<b>Глава 4. Предположение о синхронности.....</b>	<b>110</b>
4.1. Основные предположения: доверяй, но проверяй.....	110
4.2. Предположения о временных характеристиках .....	111
4.2.1. Временные характеристики D-триггера.....	111
4.2.2. Расфазировка тактового сигнала.....	113
4.2.3. Нарушение ограничения на время удержания.....	114
4.3. Домены синхронизации .....	115
4.3.1. Что ограничивает размер домена синхронизации? .....	115
4.3.2. Междоменные сигналы.....	116
4.4. Логическая оптимизация: коррекция временных характеристик.....	118
4.5. Правила проектирования синхронных систем.....	119
<b>Часть II. АППАРАТНЫЕ ПОТОКИ.....</b>	<b>123</b>
<b>Глава 5. Аппаратные потоки (конечные автоматы с трактом данных) .....</b>	<b>125</b>

5.1. Аппаратные потоки .....	125
5.1.1. Иллюстративный пример .....	126
5.1.2. Временная диаграмма работы потока .....	127
5.1.3. Тракт данных потока .....	128
5.1.4. Диаграмма состояний .....	130
5.1.5. Совмещение конечного автомата и тракта данных .....	131
5.1.6. Описание на SystemVerilog .....	132
5.1.7. Формальное определение .....	133
5.2. Временные характеристики автоматов Мура и Мили .....	134
5.3. Компоненты тракта данных .....	135
5.3.1. Комбинационные элементы .....	136
5.3.2. Регистры .....	137
5.3.3. Дешифраторы .....	138
5.3.4. Шины .....	140
5.3.5. Модули памяти .....	141
5.4. Тестовые окружения для аппаратных потоков .....	143
5.5. Задачи и упражнения .....	143
<b>Глава 6. Интерфейсы .....</b>	<b>153</b>
6.1. Взаимодействующие аппаратные потоки .....	153
6.1.1. Организация потоков .....	153
6.1.2. Синхронность .....	155
6.2. Синхронные взаимодействия между потоками .....	156
6.2.1. Двустороннее ожидание .....	158
6.2.2. Пошаговая синхронизация .....	160
6.3. Пример шины SimpleBus .....	162
6.3.1. Определение протокола SimpleBus .....	162
6.3.2. Поток интерфейса процессора (ведущий компонент) .....	165
6.3.3. Поток интерфейса памяти (ведомый компонент) .....	167
6.3.4. Система в целом .....	169
6.3.5. Код примера SimpleBus .....	171
6.4. Асинхронные взаимодействия между потоками .....	176
6.4.1. Протокол квитирования с полной взаимной синхронизацией .....	177
6.4.2. Вариации на тему .....	180
6.4.3. Очереди как буферы .....	181
6.5. Интерфейсы в SystemVerilog .....	183
6.5.1. Пример простого интерфейса .....	184
6.5.2. Характеристики интерфейса .....	186
6.5.3. Пример более сложного интерфейса .....	187
6.6. Задачи и упражнения .....	192
<b>Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ .....</b>	<b>197</b>
<b>Глава 7. Введение в тестовые окружения .....</b>	<b>199</b>
7.1. Организация тестового окружения .....	199
7.2. Программы тестового окружения .....	200
7.2.1. Конструкция program .....	201

7.2.2. Этапы работы симулятора.....	202
7.3. Тестовые окружения для конечных автоматов .....	204
7.3.1. Тактовый сигнал и сигнал сброса .....	204
7.3.2. Использование \$monitor для отладки конечных автоматов.....	206
7.3.3. Неявно заданные конечные автоматы .....	208
7.4. Тестовые окружения для аппаратных потоков .....	213
7.4.1. Запуск аппаратного потока .....	215
7.4.2. Системная инициализация .....	217
7.4.3. Простая программа тестового окружения .....	217
7.4.4. Использование процедур .....	219
7.4.5. Использование классов.....	221
7.4.6. Обратите внимание .....	224
7.5. Использование случайных значений.....	225
7.5.1. Определение случайной переменной .....	225
7.5.2. Ограничения на случайные значения .....	226
7.5.3. Случайный выбор .....	229
7.5.4. Случайные последовательности .....	230
7.6. Полезные конструкции .....	234
7.6.1. Иерархические имена.....	234
7.6.2. Операторы force/release и assign/deassign.....	236
7.6.3. Завершение симуляции.....	238
7.7. Отладка с использованием процедур ввода-вывода .....	239
7.7.1. Процедуры \$display, \$monitor и \$strobe.....	239
7.7.2. Контроль выводимых величин.....	240
7.7.3. Файловый ввод/вывод.....	241
7.7.4. Процедуры \$readmemh и \$readmemb.....	241
7.8. Задачи и упражнения .....	242
<b>Глава 8. Параллельные тестовые окружения .....</b>	<b>244</b>
8.1. Процессы .....	244
8.2. Пример и общая схема тестирования.....	246
8.3. Протоколы взаимодействия .....	248
8.4. Организация тестового окружения .....	249
8.4.1. Заголовки и создание экземпляров модулей .....	249
8.4.2. Тестовый передатчик .....	250
8.4.3. Тестовый приемник.....	253
8.4.4. Основная часть тестового окружения .....	255
8.5. Конструкции параллельного программирования .....	257
8.5.1. Оператор wait.....	257
8.5.2. Оператор disable .....	258
8.5.3. Почтовые ящики.....	259
8.5.4. Семафоры.....	261
8.5.5. Именованные события .....	263
<b>Глава 9. Утверждения и последовательности .....</b>	<b>265</b>
9.1. Предварительные сведения .....	266
9.1.1. Пример непосредственного утверждения .....	266
9.2. Введение в параллельные утверждения.....	268

9.2.1. Определение и проверка свойства .....	269
9.2.2. Свойства и последовательности .....	271
9.2.3. Как интерпретируются утверждения .....	272
9.2.4. Автоматный взгляд на последовательности .....	273
9.2.5. Еще о предыдущем примере .....	273
9.3. Последовательности с диапазонами и повторениями .....	276
9.3.1. Определение протокола SimpleBus .....	276
9.3.2. Спецификация свойств протокола .....	277
9.3.3. Операции над последовательностями .....	279
9.3.4. Повторение частей в последовательностях .....	281
9.4. Вычисления внутри последовательностей .....	284
9.5. Функции работы с сэмплированными значениями .....	287
9.5.1. Общая информация .....	287
9.5.2. Использование в последовательностях .....	289
9.6. Задачи и упражнения .....	292

## **Глава 10. Функциональное покрытие .....**

10.1. План верификации .....	293
10.2. Группы покрытия и точки покрытия .....	294
10.2.1. Иллюстрация .....	295
10.2.2. Параметры накопителей .....	298
10.2.3. Активация групп покрытия в утверждениях .....	299
10.3. Покрытие переходов и перекрестное покрытие .....	301
10.3.1. Покрытие переходов .....	301
10.3.2. Накопители переходов .....	302
10.3.3. Накопители для перекрестного покрытия .....	304
10.4. Вычисление уровня покрытия .....	305
10.5. Задачи и упражнения .....	307

## **Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ .....**

### **Глава 11. Процедурные модели .....**

11.1. Операторы процессов .....	311
11.1.1. Оператор initial .....	313
11.1.2. Операторы always_comb и always_latch .....	314
11.1.3. Оператор always_ff .....	316
11.1.4. Оператор непрерывного присваивания (assign) .....	316
11.1.5. Оператор final .....	317
11.2. Оператор if-else и условная операция .....	317
11.2.1. Логические выражения (условия) .....	318
11.2.2. Логические связки в выражениях .....	319
11.2.3. Многовариантное ветвление с помощью if-else-if .....	320
11.3. Оператор case и его разновидности .....	321
11.3.1. Операторы casex и casez .....	323
11.3.2. Ключевые слова unique, unique0 и priority .....	324
11.4. Циклы .....	324
11.4.1. Цикл forever .....	325

11.4.2. Цикл repeat .....	325
11.4.3. Цикл while .....	325
11.4.4. Цикл do-while .....	326
11.4.5. Цикл for.....	326
11.4.6. Операторы continue и break .....	327
11.4.7. Цикл foreach.....	327
11.5. Подпрограммы: функции и процедуры .....	328
11.5.1. Функции .....	329
11.5.2. Процедуры.....	330
11.5.3. Сходства и различия.....	332
11.5.4. Направление и тип аргументов .....	332
11.5.5. Возвращаемое значение .....	332
11.5.6. Автоматические и статические переменные .....	334
11.5.7. Значения аргументов по умолчанию .....	335
11.6. Таблица операций.....	336
<b>Глава 12. Структурные модели.....</b>	<b>338</b>
12.1. Вентильные примитивы.....	338
12.2. Цепи .....	341
12.2.1. Объявление цепей .....	343
12.2.2. Установка значений в цепях .....	344
12.3. Выбор части и конкатенация .....	346
12.3.1. Выбор бита и выбор части.....	346
12.3.2. Конкатенация и репликация.....	347
12.4. Модули, порты и экземпляры модулей .....	349
12.4.1. Модули и их экземпляры .....	349
12.4.2. Порты модулей.....	351
12.5. Генерация моделей .....	353
<b>Глава 13. Массивы.....</b>	<b>356</b>
13.1. Массивы .....	356
13.1.1. Многомерные массивы .....	357
13.1.2. Упакованные и неупакованные массивы.....	359
13.1.3. Операции над массивами .....	359
13.2. Динамические массивы.....	360
13.3. Строки .....	361
13.4. Очереди.....	362
13.5. Ассоциативные массивы.....	363
<b>Глава 14. Работа симулятора.....</b>	<b>365</b>
14.1. События, слоты времени и списки событий .....	365
14.2. Цикл симуляции.....	366
14.3. Основной и реагирующий этапы.....	369
14.4. Блок-схема работы симулятора .....	372
<b>Предметный указатель.....</b>	<b>374</b>



# Предисловие: об этой книге

Язык Verilog появился зимой 1983–1984 годов и первоначально был коммерческим продуктом, предназначенным для моделирования и верификации цифровой аппаратуры. С тех пор он несколько раз подвергался стандартизации в Институте инженеров электротехники и электроники (Institute of Electrical and Electronics Engineers – IEEE); наконец, этот процесс завершился стандартом IEEE Std 1364™-2005, известным также как Verilog-2005<sup>1</sup>. SystemVerilog – это набор расширений Verilog-2005, определенных в стандарте IEEE Std 1800™-2005. И хотя это действительно надстройка над Verilog-2005, слово «расширение» не передает всей мощи нового языка. Получившаяся в результате комбинация того и другого описана в стандарте IEEE Std 1800™-2009<sup>2</sup>.

SystemVerilog позволяет разработчикам работать с моделями более высокого уровня абстракции, что отвечает сложности современных цифровых систем. SystemVerilog – это не язык описания аппаратуры, с которым работали ваши родители, когда типичная микросхема содержала несколько тысяч транзисторов, ПЛИС (FPGA)<sup>3</sup> еще только маячили на горизонте, а логический синтез пребывал в младенческой стадии. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее создание и имитационное моделирование (симуляция). SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации.

Хорошо это или плохо, но язык стал настолько большим, что охватить его целиком в одной книге трудно. В этой книге мы даже не пытаемся это сделать! У такого большого языка есть преимущество – это единая среда, объединяющая разработчиков и верификаторов и охватывающая многие уровни абстракции, используемые при проектировании интегральных схем. Книга начинается с описания новых конструкций SystemVerilog; при этом она содержит объяснения, позволяющие без труда читать унаследованные модели. Даже если вы никогда не сталкивались с языком Verilog, вам не придется изучать его перед освоением SystemVerilog; в книге есть все необходимое, чтобы начать работать с SystemVerilog.

---

<sup>1</sup> Предыдущими стандартами языка Verilog являются IEEE Std 1364™-1995 (так называемый Verilog-95) и IEEE Std 1364™-2001 (так называемый Verilog-2001). – *Здесь и далее прим. перев.*

<sup>2</sup> В феврале 2018 года стандарт языка SystemVerilog был обновлен – IEEE Std 1800™-2017.

<sup>3</sup> ПЛИС – программируемая логическая интегральная схема. Здесь и далее под ПЛИС понимается программируемая пользователем вентильная матрица (Field-Programmable Gate Array – FPGA).

Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования. Материал по языку дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. Абстракции языка соответствуют абстракциям, используемым при проектировании, поэтому темы схемотехники и языка переплетаются. Книга ориентирована на следующие группы читателей:

- студентов, проходящих вводный курс цифровой схемотехники, на котором также преподается SystemVerilog;
- разработчиков, знакомых с Verilog или VHDL и желающих освежить свои навыки или нуждающихся в кратком справочнике по SystemVerilog;
- студентов, слушающих курсы по разработке СБИС/ПЛИС, затрагивающие дополнительные темы, в т. ч. вопросы верификации.

По сравнению с предыдущими книгами автора, написанными в соавторстве с Филипом Мурби (Philip Moorby)<sup>4</sup> («The Verilog Hardware Description Language, Fifth Edition», издательство Springer), в которых подробно описывался язык Verilog, эта книга в большей степени посвящена проектированию и верификации сложных цифровых систем.

Вы не найдете в книге полного описания SystemVerilog. Все верно – язык огромен! Задача книги – познакомить читателя с широким спектром возможностей языка; она дополняет вводные и продвинутое курсы по проектированию и верификации аппаратуры и закладывает фундамент для дальнейшего изучения. В книге имеются части, посвященные схемотехнике, в которых язык затрагивается лишь мимоходом (примером может служить глава 6). Такие части будут интересны студентам и преподавателям университетов.

В конце некоторых глав имеются задачи. За решениями, по крайней мере, некоторых из них можете обращаться ко мне по адресу dthomas@cmu.edu или dthomas1611@gmail.com. Возможно, я отвечу не сразу, но я постараюсь ответить. Если же вы студент, решайте самостоятельно. Только практикуясь, можно научиться!

Чтобы получить текст примеров для использования в учебных слайдах, обращайтесь ко мне по адресам, указанным выше.

Напоследок отметим, что в этом переработанном издании был обновлен материал о спецификации несущественных ситуаций в комбинационных схемах.

Получайте удовольствие от проектирования хороших систем!

– Дон Томас –

---

<sup>4</sup> Филип Мурби – один из создателей языка Verilog и разработчик первого Verilog-симулятора.

# Предисловие от издательства

## ОТЗЫВЫ И ПОЖЕЛАНИЯ

Мы всегда рады отзывам наших читателей. Расскажите нам, что вы думаете об этой книге – что понравилось или, может быть, не понравилось. Отзывы важны для нас, чтобы выпускать книги, которые будут для вас максимально полезны.

Вы можете написать отзыв прямо на нашем сайте [www.dmkpress.com](http://www.dmkpress.com), зайдя на страницу книги, и оставить комментарий в разделе «Отзывы и рецензии». Также можно послать письмо главному редактору по адресу [dmkpress@gmail.com](mailto:dmkpress@gmail.com), при этом напишите название книги в теме письма.

Если есть тема, в которой вы квалифицированы, и вы заинтересованы в написании новой книги, заполните форму на нашем сайте по адресу [http://dmkpress.com/authors/publish\\_book/](http://dmkpress.com/authors/publish_book/) или напишите в издательство по адресу [dmkpress@gmail.com](mailto:dmkpress@gmail.com).

## СПИСОК ОПЕЧАТОК

Хотя мы приняли все возможные меры для того, чтобы удостовериться в качестве наших текстов, ошибки все равно случаются. Если вы найдете ошибку в одной из наших книг – возможно, ошибку в тексте или в коде, – мы будем очень благодарны, если вы сообщите нам о ней. Сделав это, вы избавите других читателей от расстройств и поможете нам улучшить последующие версии этой книги.

Если вы найдете какие-либо ошибки в коде, пожалуйста, сообщите о них главному редактору по адресу [dmkpress@gmail.com](mailto:dmkpress@gmail.com), и мы исправим это в следующих тиражах.

## НАРУШЕНИЕ АВТОРСКИХ ПРАВ

Пиратство в интернете по-прежнему остается насущной проблемой. Издательства «ДМК Пресс» и Packt очень серьезно относятся к вопросам защиты авторских прав и лицензирования. Если вы столкнетесь в интернете с незаконно выполненной копией любой нашей книги, пожалуйста, сообщите нам адрес копии или веб-сайта, чтобы мы могли применить санкции.

Пожалуйста, свяжитесь с нами по адресу электронной почты [dmkpress@gmail.com](mailto:dmkpress@gmail.com) со ссылкой на подозрительные материалы.


Мы высоко ценим любую помощь по защите наших авторов, помогающую нам предоставлять вам качественные материалы.

# Контекст: проектирование на уровне регистровых передач

Сейчас производятся цифровые системы с миллиардами транзисторов на кристалле. Любитель, конечно, может в качестве спецификации (для реализации на макетной плате) нарисовать несколько логических вентилях и соединить их проводами, но для коммерческих проектов это древняя история.

Современные системы специфицируются на языках описания аппаратуры, таких как SystemVerilog. Языки этого типа позволяют описывать аппаратуру в терминах ее функциональности. Система автоматизированного проектирования (САПР) получает описание аппаратуры на входе и предоставляет средства для автоматизированного (иногда автоматического) формирования детальной модели<sup>5</sup>.

На рисунке справа показана упрощенная схема проектирования на уровне регистровых передач<sup>6</sup>. Модель, задающая функциональность системы, представляется на языке описания аппаратуры, например SystemVerilog (сверху). Для



<sup>5</sup> Имеется в виду модель, используемая для производства микросхем: топология интегральной схемы или прошивка ПЛИС.

<sup>6</sup> Подробно модели уровня регистровых передач рассматриваются в частях I и II (главах 2–6).

того чтобы проверить функциональную корректность модели, симулятор исполняет ее вместе с тестовым окружением. Тестовое окружение – это программа на языке описания аппаратуры, предназначенная для тестирования разрабатываемой системы.

Затем по модели синтезируется логическая схема. САПР автоматически определяет триггеры и вентили, необходимые для реализации модели, представленной на языке описания аппаратуры. Как правило, инструменты логического синтеза оптимизируют схему с учетом заданных ограничений, таких как занимаемая площадь, задержка распространения сигналов и потребляемая мощность. После этого начинается процесс физического проектирования, ориентированный на создание интегральной схемы или ПЛИС. Процесс называется *физическим*, поскольку его результатом является физическая реализация системы<sup>7</sup>. В случае интегральной схемы необходимо задать место расположения каждого логического вентиля и соединить их между собой (эта процедура называется размещением и трассировкой). Все это показано на рисунке. Схожие действия осуществляются, если конечной целью является ПЛИС.

Несмотря на то что это сильно упрощенный взгляд на процесс проектирования интегральных схем, общая суть понятна: в процессе задействуется множество инструментов, да и сам по себе процесс сложен. Без обеспечиваемой этими инструментами продуктивности было бы невозможно думать о создании систем, состоящих из миллиардов транзисторов! Отправной точкой всего процесса является язык описания аппаратуры, например SystemVerilog, – именно на нем описывается модель системы и тестовое окружение для ее верификации.

Проектирование цифровой системы сводится к использованию тех или иных абстракций, и разные части книги посвящены моделированию разных аспектов системы и соответствующим абстракциям.

- Сначала дается введение в языки описания аппаратуры и событийное моделирование.
- Затем, в первой части, описывается моделирование на уровне регистровых передач: комбинационные схемы, триггеры и конечные автоматы.
- Во второй части уровень проектирования повышается до вычислительных блоков – конечных автоматов с трактом данных. Мы называем их «аппаратными потоками».
- В третьей части рассматривается разработка тестового окружения, позволяющего верифицировать модель. Сюда же включены сведения об утверждениях и функциональном покрытии.
- В последней части обсуждаются детали, которым не нашлось места в других разделах книги.

Даже все эти части не охватывает язык целиком. С некоторыми деталями лучше знакомиться по справочному руководству.

---

<sup>7</sup> На самом деле результатом физического проектирования интегральной схемы является *топология* – описание (например, в формате GDSII) пространственно-геометрического расположения элементов схемы и соединений между ними. По такому описанию могут быть построены фотошаблоны, применяемые для производства микросхем.

# Благодарности

Автор выражает благодарность всем студентам, которым пришлось иметь дело с ранними вариантами этой книги. Ваши полезные, порой болезненные замечания позволили улучшить объяснения и примеры. Профессор Билл Нейс (Bill Nace), с которым я имел удовольствие совместно преподавать в течение многих семестров, дал подробный отзыв о книге, доходя иногда до указания замеченных опечаток. Я благодарю также Габриэля Сомло (Gabriel Somlo) за корректуру и Дебру Острандер Виейра (Debra Ostrander Vieira) за дизайн обложки и подготовку к печати. Наконец, я признателен всем своим учителям, прошлым и нынешним, благодаря которым смог написать эту книгу.

# Глава 1

---

## Введение

*Симулятором*<sup>8</sup> называется программа, которая предсказывает, как состояние физической системы изменяется со *временем*. Симулятор погоды предсказывает погоду в будущий момент времени в зависимости от текущей погоды. Компьютерная игра SimCity™ – это симулятор, предсказывающий развитие города в зависимости от текущей ситуации и действий, например капиталовложений в строительство дорог и другой инфраструктуры. Написанная вами программа для моделирования скорости брошенного тела – тоже симулятор; она вычисляет новое значение скорости в зависимости от предыдущего, ускорения свободного падения, трения и времени, прошедшего с момента начала падения. Общим для всех этих симуляторов является тот факт, что они непосредственно моделируют время.

SystemVerilog – язык описания и симулятор электронной цифровой аппаратуры. Он позволяет *моделировать* цифровую систему, например соединенные между собой логические вентили, и сообщает, как в системе распространяются значения в зависимости от времени. Он помогает определить, правильно ли система реализует свою функциональность и обеспечивает ли заданную производительность.

Модель проектируемой системы представляется на специальном *языке моделирования*. В языке имеются средства описания элементов модели и средства, позволяющие их использовать для построения больших систем. Например, язык SystemVerilog позволяет моделировать такие элементы, как логические вентили. Основные аспекты SystemVerilog, благодаря которым на нем можно описывать цифровую аппаратуру, – моделирование времени, функциональности и соединений. Мы уже отметили, что время – фундаментальная концепция любого симулятора, а стало быть, и языка моделирования. Межсоединения позволяют связывать вентили проводами (*wires*)<sup>9</sup>: когда изменяется выход одного вентиля, новое значение распространяется по проводам и попадает на входы других вентилях. Так физически устроены цифровые схемы, и язык

---

<sup>8</sup> Термин *simulator* переводится как *система (имитационного) моделирования*. Мы будем использовать более короткое и привычное разработчикам аппаратуры слово *симулятор*.

<sup>9</sup> Речь, очевидно, идет не о физических проводах, а о логической абстракции – переменных специального вида.

призван это отражать. SystemVerilog позволяет выразить куда более сложные и абстрактные конструкции, чем логические вентили, однако мы начнем с моделей уровня вентиляей, поскольку с их помощью можно проиллюстрировать базовые возможности языка.

Язык SystemVerilog отличается от традиционных языков программирования. Предполагается, что читатель знаком с каким-нибудь языком программирования; в этой главе мы постараемся научить вас думать в терминах цифровой аппаратуры и объясним, какие языковые средства необходимы для описания и тестирования моделей аппаратуры.

## 1.1. ПРИСТУПАЯ К РАБОТЕ

Основным структурным элементом в языке SystemVerilog является *модуль*. У каждого модуля имеется интерфейс – входные и выходные порты, через которые осуществляется взаимодействие с другими модулями, – а также описание его содержимого. Модуль представляет собой блок, который можно описать, либо задав его внутреннюю структуру (например, указав, из каких логических вентиляей он состоит), либо определив его поведение – так же, как в программах (в этом случае фокус смещается на функциональность модуля, а не на его реализацию с помощью вентиляей). Модули соединяются проводами, благодаря чему они могут взаимодействовать и образуют более крупные системы.

### 1.1.1. Структурное описание


Начнем с простой комбинационной схемы – двухвходного мультиплексо-ра (2:1). В примере 1.1 приведена схема из логических вентиляей, реализуемая ей булева функция и описание на языке SystemVerilog. Схема выбирает, какой из двух входов (a или b) определяет значение на выходе f. Если значение сигнала выбора (sel) равно TRUE, то на выход f подается значение b. Если же значение sel равно FALSE, то на выход f подается значение a.

В левой части рисунка показано *определение* SystemVerilog-модуля, соответствующего схеме справа. В данном случае модуль называется mux. Определение любого модуля начинается ключевым словом `module`, за которым следует имя модуля, а заканчивается ключевым словом `endmodule`. В строках 2 и 3 определения указаны имена и типы входных и выходных портов. Все входы и выходы имеют тип `logic`, который мы опишем ниже.

В строках 5 и 6 создаются *экземпляры*<sup>10</sup> двух вентиляей AND. В строке 7 добавляется вентиль OR, а в строке 8 – вентиль NOT. Всем экземплярам вентиляей даются имена (от g1 до g4) в соответствии с тем, как они названы в схеме. Запись #2 у некоторых вентиляей означает, что задержка распространения сигнала от входов до выхода составляет две единицы времени. Для вентиля NOT

<sup>10</sup> Создание экземпляра (instance) модуля также называют инстанцированием (instantiation).





\* Прimitives называются вентилями, реализующие простейшие булевы функции: NOT (НЕ, отрицание), AND (И, конъюнкция), NAND (И-НЕ, штрих Шеффера), OR (ИЛИ, дизъюнкция), NOR (ИЛИ-НЕ, стрелка Пирса), XOR (исключающее ИЛИ, сумма по модулю 2), XNOR (исключающее ИЛИ-НЕ, эквивалентность).

**Пример 1.1.** Модуль и соответствующая ему логическая схема

задержка не указана и, следовательно, равна 0. Имена в скобках в строках 5–8 обозначают соединения входов и выходов вентилях. Первое имя соответствует выходу, остальные – входам. Имена соединений и экземпляров вентилях указаны на рисунке, чтобы пояснить соответствие между логической схемой и эквивалентным описанием на SystemVerilog. Номера строк не являются частью описания, они включены только для удобства. Ключевые слова языка выделены полужирным шрифтом.

Несмотря на простоту, этот пример иллюстрирует несколько важных особенностей SystemVerilog.

- Модули – основные структурные элементы языка. В определении модуля описываются порты и внутренняя функциональность; из модулей можно конструировать более сложные системы. В примере показан простой мультиплексор, но в виде модуля можно описать и целый компьютер.
- Прimitives вентили – в языке predefined такие вентили, как AND, NAND, OR, NOR, NOT и XOR. При создании экземпляра вентиля первое имя в скобках – выход, остальные – входы. У primitives вентилей может быть несколько входов, они перечисляются в списке портов через запятую.
- Создание экземпляров – эту процедуру можно рассматривать как помещение нового элемента на макетную плату. В данном модуле созданы экземпляры четырех primitives вентилей. В каждой строке описывается новый экземпляр вентиля определенного типа, и каждый

экземпляр добавляет в модуль новую логику. Система становится физически больше, потому что для реализации каждого вентиля необходимы транзисторы.

- Соединения – вентили соединены проводами с другими вентилями и с портами содержащего их модуля. В данном случае соединения названы *a*, *b*, *sel*, *n\_sel*, *f1*, *f2* и *f*. Тем самым моделируются электрические соединения между вентилями (модулями).
- Скрытие информации – экземпляр модуля можно создать в других модулях. При этом внутреннее устройство модуля может быть неизвестно, известны лишь имена и типы портов. Потенциально сложная внутренняя структура и имена внутренних сигналов скрыты от пользователя модуля.

### 1.1.2. Как интерпретируется описание модуля

У человека, знакомого с языками программирования, который никогда не видел языка описания аппаратуры, сразу возникает вопрос: «Как этот модуль исполняется?» Здесь нет ни привычных циклов *for*, ни операторов *if*. Программист, пишущий на *C*, спросит, где функция *main*. Для ответа на эти вопросы нужно рассмотреть несколько моментов.

Во-первых, при соединении вентилях (а также модулей, как мы скоро увидим) мы делаем только одно – задаем именованные соединения компонентов. Создание экземпляра – это добавление в модуль еще одного компонента. Значения передаются по соединениям с выхода одного вентиля на вход другого. Определять компоненты и соединения между ними можно в любом порядке. Таким образом, оба варианта модуля *mux*, показанные в примере 1.2, определяют ту же самую логику, что и модуль из примера 1.1.

<pre> 1 module mux 2   (output logic f, 3    input logic a, b, sel); 4 5   and #2 g1 (f1, a, n_sel), 6             g2 (f2, b, sel); 7   not      g4 (n_sel, sel); 8   or #2   g3 (f, f1, f2); 9 endmodule: mux </pre>		<pre> 1 module mux 2   (output logic f, 3    input logic a, b, sel); 4 5   or #2   g3 (f, f1, f2); 6   not      g4 (n_sel, sel); 7   and #2  g1 (f1, a, n_sel), 8           g2 (f2, b, sel); 9 endmodule: mux </pre>
---	--	--

Пример 1.2. Два эквивалентных модуля




Рис. 1.1. Распространение значений во времени

Во-вторых, нужно понимать, что модуль является исполняемым, но модель исполнения не такая, к какой мы привыкли в языках программирования. В SystemVerilog при изменении значения входа вентиля симулятор переычисляет значение его выхода. Если значение изменилось, симулятор распространяет это изменение на соединенные с ним вентиля, возможно, с задержкой во времени. Исполняя модуль таким способом, симулятор моделирует распространение электрических сигналов между соединенными между собой компонентами. Это модель исполнения на уровне вентилях.

Поток значений от входа вентиля к его выходу, затем на вход следующего вентиля и т. д. не описывается вызовами функций, как можно было бы подумать, т. е. строки 5–8 в примерах выше не вызовы функций. Еще раз повторим, что эти строки описывают экземпляры вентилях и соединения между ними. Когда значение входа вентиля изменяется, симулятор вычисляет значение выхода и смотрит, изменилось ли оно. Если да, измененное значение распространяется по соединениям на входы других вентилях.

Рассмотрим, как значения распространяются в логической схеме на рис. 1.1. Предположим, что в течение длительного времени входы схемы не менялись и имеют следующие значения:  $a=1$ ,  $b=0$  и  $sel=0$ . Легко видеть, что  $n\_sel=1$ ,  $f1=1$  и, следовательно,  $f=1$ , как показано на верхней диаграмме. Если в момент 10 значение  $sel$  станет 1, некоторые значения в схеме изменятся, как показано

Конец ознакомительного фрагмента.

Приобрести книгу можно

в интернет-магазине

«Электронный универс»

[e-Univers.ru](http://e-Univers.ru)