	Предисловие	. 12
Гла	ва 1. RISC-архитектура для встроенных приложений	. 13
1.1.	Введение	. 13
1.2.	RISC-подобное ядро C166S V2: предпосылки создания	. 13
1.3.	Использование RISC-архитектуры во встроенных системах управления	. 16
	1.3.1. Шинный интерфейс	. 17
	1.3.2. Реакция на прерывание RISC-процессора	. 18
	1.3.3. Регистры и многозадачность	. 18
	1.3.4. Использование сокращенного набора команд RISC-процессора	. 22
1.4.	Связь RISC-процессора с внешними устройствами	. 23
1.5.	Преимущества использования RISC-процессоров во встроенных приложениях	. 24
1.6.	Сравнение новых и традиционных RISC-процессоров	. 25
Гла	ва 2. Начинаем работу с микроконтроллерами ХС166	. 28
2.1.	Ключевые вопросы	. 28
	2.1.1. Обзор семейства микроконтроллеров	. 28
	2.1.2. Основные принципы проектирования	. 29
	2.1.3. Установка опций аппаратной конфигурации микроконтроллера	. 29
2.2.	Расчёт номиналов конфигурирующих резисторов	. 31
2.3.	Стартовая конфигурация микроконтроллера	. 33
	2.3.1. Конфигурация для внутреннего старта	. 33
	2.3.2. Конфигурация для внешнего запуска	. 34
2.4.	Управление сбросом	. 36
2.5.	Тактовые сигналы и их источники	. 38
	2.5.1. Запуск системы ФАПЧ (PLL)	. 39
	2.5.2. Запуск от внешней шины	. 40

	2.5.3. Внутренний старт от встроенного ПЗУ	40
	2.5.4. Выбор тактовой частоты	41
	2.5.5. Выбор значений регистра PLLCON	43
2.6.	Генерация тактовых импульсов	45
	2.6.1. Типы источников тактовых импульсов	45
	2.6.2. Расчёт схемы кварцевого генератора	45
	2.6.3. Процедура тестирования компонентов кварцевого генератора	47
	2.6.4. Разводка цепей тактового генератора на печатной плате	49
	2.6.5. Признаки неверного расчёта схемы тактового генератора	50
	2.6.6. Тактовый генератор часов реального времени	51
	2.6.7. Дополнительная информация по проектированию тактового генератора	51
Гла	ва 3. Режимы работы и синхронизация шины	52
3.1.	Гибкий шинный интерфейс	52
	3.1.1 Использование линий выбора микросхем (CS)	
	3.1.2. Перекрытие сигналов выбора (CS)	
3.2.	Настройка режима работы шины	
	3.2.1. Внутрисхемная загрузка	55
	3.2.2. Внешняя загрузка	55
3.3.	Оптимизация системы адресации	55
	3.3.1. Время доступа к внешней памяти	56
	3.3.2. Расчёт временных соотношений для мультиплексированной шины	56
	3.3.3. Расчёт временных соотношений для немультиплексированной шины	58
	3.3.4. Программные средства для расчёта временных параметров синхронизации	
	шины	60
Гла	ва 4. Сопряжение с внешними устройствами памяти	62
4.1.	Использование 16-битных микросхем памяти	63
4.2.	Использование 8-битных микросхем памяти в 16-битных системах на базе XC166 .	65
4.3.	Использование сигнала /ВНЕ при работе с 8-битной памятью	67
	Сопряжение микросхем DRAM с микроконтроллерами семейства XC166	
4.5.	Использование карт флэш-памяти совместно с XC166	70
	4.5.1. Недорогая гигабайтная память	70
	4.5.2. Использование карт Compact Flash для обновления программ микроконтроллеров XC166	70
	4.5.3. Интерфейс для подключения карт SD/Multimedia Card	
	4.5.4. Интерфейс для подключения карт Compact Flash	
	4.5.5. Управление флэш-картами с большим объёмом памяти	
	4.5.6. Программный интерфейс приложения (API) файловой системы для встроенн программ на языке С	
	4.5.7. Ресурсы, необходимые для реализации файловой системы для микроконтроллера XC166	
Г	ва 5. Ветпленняя плограммируемая флант-память	
т па	ва у встроенняя программируемяя млані-пямать	77

5.1.	Введение	. 77
	Организация внутренней флэш-памяти	
5.3.	Обеспечение надёжности флэш-памяти	. 79
	5.3.1. Динамическая коррекция ошибок	. 80
	5.3.2. Долговечность флэш-памяти	
	5.3.3. Обеспечение работоспособности флэш-памяти в особых условиях	
	5.3.4. Прогнозирование будущих отказов флэш-памяти	. 83
5.4.	Программаторы флэш-памяти	. 84
	5.4.1. Программирование флэш-памяти микроконтроллера XC166 при массовом производстве	. 84
	5.4.2. Краткие сведения о программах начальной загрузки	. 86
	5.4.3. Тестирование программаторов флэш-памяти на соответствие IEC61508 и другим стандартам	. 88
5.5.	Отладка режима начальной загрузки	. 89
	5.5.1. Проблемы, возникающие при отладке режима начальной загрузки в случае использования модуля JTAG	. 89
	5.5.2. Отладка режима начальной загрузки с использованием внутрисхемного эмулятора	. 90
5.6.	Аппаратные аспекты программирования внутрисхемной флэш-памяти	. 90
5.7.	Программирование флэш-памяти через интерфейс CAN	. 93
5.8.	Программирование флэш-памяти через интерфейс SPI	. 94
5.9.	Программирование флэш-памяти in-situ («на месте»)	. 95
	ва 6. Схема распределения памяти	
6.1.	Регистры-указатели страниц данных (Data Page Pointer — DPP)	
	6.1.1. Быстрый доступ к данным с использованием DPP	
	6.1.2. Доступ к большим объёмам данных	
	6.1.3. Влияние способа адресации данных на компиляторы С/С++	
6.2.	Выбор схемы распределения памяти и конфигурирации внешней шины	
	6.2.1. Использование регистров-указателей страницы данных (DPP)	
	6.2.2. Использование памяти PSRAM	
	6.2.3. Влияние внешней шины на производительность	
	6.2.4. Внутренняя флэш-память	
	6.2.5. Внешнее ПЗУ (ROM)	
6.3.	Увеличение количества линий ввода/вывода	102
Гла	ва 7. Оптимизация потребляемой мощности	104
7.1.	Уменьшение потребляемой мощности путём оптимизации тактовой частоты	105
7.2.	Сравнение токов потребления разных микроконтроллеров	106
7.3.	Напряжение питания	106
Гла	ва 8. Системное программирование	107
8.1.	Передача данных через последовательные порты	107
	8.1.1. Синхронные последовательные порты	

	8.1.2. Модуль I ² C	108
8.2.	Подключение USB-устройств к микроконтроллерам семейства XC166	109
	8.2.1. Подключение микроконтроллера XC166 к шине USB с помощью микросхем	иы
	FT245B	
	8.2.2. Программное обеспечение для реализации USB-интерфейса	
	8.2.3. Начало работы с USB-интерфейсом	
8.3.	Обслуживание запросов на прерывание	113
	8.3.1. Задержки при обработке прерываний	
	8.3.2. Программные прерывания	
	8.3.3. Аппаратные прерывания	
	8.3.4. Структура прерываний	115
	8.3.5. Замечания по использованию системы прерываний	116
8.4.	Пересылка данных с использованием периферийного контроллера	117
0.5	событий (РЕС)	
	Организация стеков в микроконтроллерах семейства ХС166	
8.6.	DSP-сопроцессор для микроконтроллеров семейства XC166	
	8.6.1. Реализация функций DSP в микроконтроллерах	
	8.6.2. Работа компилятора с модулем MAC	
	8.6.3. DSP-библиотеки фирмы Infineon	
	8.7.1. Синхро-временной режим CAN, запускаемый с помощью модуля TwinCAN	
	8.7.2. Режим замкнутой передачи CAN	124
Гла	ва 9. Назначение выводов и портов в пользовательском приложении	125
	ва 9. Назначение выводов и портов в пользовательском приложении	
9.1.	Общие замечания о параллельных портах ввода/вывода	125 126
9.1.	Общие замечания о параллельных портах ввода/вывода	125 126
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1	125 126 126 127
9.1.	Общие замечания о параллельных портах ввода/вывода	125 126 126 127
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ	125 126 126 127 127 128
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3	125 126 126 127 127 128 138
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули CAPCOM 9.2.5. Порт 3 9.2.6. Порт 4	125 126 126 127 127 128 138 143
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5	125 126 126 127 127 128 138 143 145
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули CAPCOM 9.2.5. Порт 3 9.2.6. Порт 4	125 126 126 127 127 128 138 143 145
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5	125 126 127 127 128 138 143 145 146
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7 9.2.10.Порт 9	125 126 127 127 128 138 143 145 146 146
9.1.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7	125 126 127 127 128 138 143 145 146 146
9.1. 9.2.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7 9.2.10.Порт 9	125 126 127 127 128 138 143 145 146 146 147
9.1. 9.2.	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7 9.2.10.Порт 9 9.2.11.Порт 20	125 126 127 127 128 138 143 145 146 147 147
9.1. 9.2. 9.3. Гла	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7 9.2.10.Порт 9 9.2.11.Порт 20 Прерывания по линиям порта ва 10. АЦП микроконтроллера XC166	125 126 127 127 128 138 145 146 146 147 147
9.1. 9.2. 9.3. Гла 10.1	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7 9.2.10.Порт 9 9.2.11.Порт 20 Прерывания по линиям порта	125 126 127 127 128 138 145 146 147 147 148 149
9.1. 9.2. 9.3. Гла 10.1 10.2	Общие замечания о параллельных портах ввода/вывода Назначение линий портов микроконтроллера 9.2.1. Порт 0 9.2.2. Порт 1 9.2.3. Порт 2 9.2.4. Модули САРСОМ 9.2.5. Порт 3 9.2.6. Порт 4 9.2.7. Порт 5 9.2.8. Порт 6 9.2.9. Порт 7 9.2.10.Порт 9 9.2.11.Порт 20 Прерывания по линиям порта ва 10. АЦП микроконтроллера XC166 . Расширенные режимы аналого-цифрового преобразования	125 126 127 127 128 138 143 145 146 147 147 148 149 150

10.5. Согласование входов АЦП с источниками сигналов	153
10.6. Аналоговое опорное напряжение	157
10.7. Вопросы разработки печатной платы	157
10.7.1. Размещение компонентов	157
10.7.2. Источник питания	157
10.7.3. Шины заземления	158
10.8. Подключение АЦП к источникам сигналов	158
10.8.1. Метод измерения отношения	158
10.8.2. Источник опорного напряжения с фиксированной точностью	160
10.8.3. Режим с коррекцией преобразования	161
10.8.4. Измерение аналоговых напряжений, превышающих уровень 5 В	162
Глава 11. Типовые применения микроконтроллеров семейства ХС166	163
11.1. Применение в автомобильной электронике	164
11.2. Применение в промышленных системах управления	165
11.3. Применение в системах телекоммуникации	166
11.4. Применение на транспорте	167
11.5. Применение в потребительской радиоэлектронике	167
11.6. Применение в измерительных приборах	168
11.7. Медицинское и аэрокосмическое оборудование	168
Глава 12. Совместимость ХС166 с микроконтроллерами другой архитектуры	170
Глава 13. Монтаж микроконтроллеров семейства XC166 на печатной плате	172
13.1. Типы корпусов	
* *	172
13.2. Полилючение эмуляторов к микроконтроллерам семейства ХС166	
13.2. Подключение эмуляторов к микроконтроллерам семейства XC166	172
13.2.1. Типы разъёмов для корпусов микроконтроллеров	172 172
13.2.1. Типы разъёмов для корпусов микроконтроллеров	172 172 173
13.2.1. Типы разъёмов для корпусов микроконтроллеров	172 172 173 175
13.2.1. Типы разъёмов для корпусов микроконтроллеров	172 172 173 175
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства XC. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi.	172 173 173 175 175
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства ХС. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка.	172 173 173 175 175 177
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства XC. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка. 13.3.4.Припаиваемые эмулирующие микроконтроллеры.	172 173 173 175 175 177 178
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства ХС. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка.	172 173 175 175 175 177 178 178
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства ХС. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка. 13.3.4.Припаиваемые эмулирующие микроконтроллеры. 13.3.5.Адаптеры «PressOn» для эмулятора.	172 173 175 175 175 178 178 178
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства ХС. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка. 13.3.4.Припаиваемые эмулирующие микроконтроллеры. 13.3.5.Адаптеры «PressOn» для эмулятора 13.4. Разводка печатных плат для микроконтроллеров семейства ХС166. Глава 14. Включение и настройка новых плат	172 173 175 175 177 178 178 179 180
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства XC. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка. 13.3.4.Припаиваемые эмулирующие микроконтроллеры. 13.3.5.Адаптеры «PressOn» для эмулятора. 13.4. Разводка печатных плат для микроконтроллеров семейства XC166.	172 173 175 175 177 178 178 179 180
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства ХС. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка. 13.3.4.Припаиваемые эмулирующие микроконтроллеры. 13.3.5.Адаптеры «PressOn» для эмулятора. 13.4. Разводка печатных плат для микроконтроллеров семейства ХС166. Глава 14. Включение и настройка новых плат.	172 173 175 175 175 177 178 178 179 180 181
13.2.1. Типы разъёмов для корпусов микроконтроллеров. 13.2.2.Отладка устройств на основе микроконтроллера семейства XC. 13.3. Подключение внутрисхемного эмулятора. 13.3.1.Схема QuadConnect. 13.3.2.Разъём фирмы Yamaichi. 13.3.3.Припаиваемая сборка. 13.3.4.Припаиваемые эмулирующие микроконтроллеры. 13.3.5.Адаптеры «PressOn» для эмулятора. 13.4. Разводка печатных плат для микроконтроллеров семейства XC166. Глава 14. Включение и настройка новых плат. 14.1. Оборудование для настройки. 14.2. Прежде, чем включить питание	172 173 175 175 177 178 178 179 180 181 181 182

14.3.3. Использование JTAG для тестирования новых плат	187
14.3.4.Типичные проблемы при работе с внешней шиной	
14.3.5. Тестирование устройств с внутренним запуском	
14.3.6.Тестирование системы	192
Заключение	194
Дополнительная литература	195
Приложение 1. Система обозначений микроконтроллеров семейства ХС166	196
Приложение 2. Цоколёвка основных модификаций микроконтроллеров ХС166.	197

БЛАГОДАРНОСТИ

Авторы хотели бы поблагодарить Карла Смита (Karl Smith), Майка Коплэнда (Mike Copeland) и Манфреда Чутку (Manfred Choutka) из фирмы Infineon Technologies, Хоакима Клейна (Joachim Klein) из фирмы Hitex Development Tools GmbH, а также Стива Брауна (Steve Brown) и Венди Уокера (Wendy Walker) и выразить свою благодарность сотням пользователям микроконтроллеров семейства 166 в Великобритании за их вклад в написание этой книги.

Предисловие

Данное руководство содержит основные сведения, необходимые для разработки вашего первого устройства на основе микроконтроллера XC166. Это простые, но основополагающие сведения, знание которых, особенно на начальном этапе разработки, позволит сэкономить немало времени и денег. Цель этой книги — дополнить официальное руководство пользователя XC166 теми фактами, которые пригодятся вам на практике.

Кое-что из материала книги можно отыскать в спецификациях на семейство XC166, но большая часть информации получена в результате нашей практической работы и найти ее можно только в данной книге. Многие из поднятых в ней тем отнюдь не очевидны или вообще не рассматривались ранее. Если руководство пользователя на микроконтроллер XC166 достаточно полно освещает какой-либо вопрос, то в книге делается ссылка на него и информация не дублируется. Данное издание является далеко не полным и немало дополнительной информации можно найти на веб-сайте фирмы Infineon.

Достоверность информации, представленной в данной книге, подтверждена специалистами фирмы Hitex. Однако, несмотря на это, фирма Hitex не берет на себя ответственности за возможные неточности. Те или иные субъективные или неподтвержденные сведения, содержащиеся в книге, не всегда отражают официальную точку зрения фирм Hitex Development Tools Ltd. и Infineon Technologies AG.

Материал подготовили:
Майкл Бич (Michael Beach)
Дэвид Гринхилл (David Greenhill)
Дополнительный материал предоставили:
Карл Смит (Karl Smith), Infineon Technologies UK
Хоаким Клейн (Joachim Klein), Hitex Development Tools

RISC-архитектура для встроенных приложений

1.1. Введение

Популярность RISC-микроконтроллеров непрерывно растёт. В процессорном ядре C166S V2, на базе которого построена серия микроконтроллеров XC166, широко используются принципы архитектуры вычислений с сокращённым набором команд (Reduced Instruction Set Computer — RISC), благодаря чему удалось достичь очень высокой производительности процессора при весьма умеренной его стоимости. Чтобы понять, почему именно RISC-технологии больше подходят для встроенных приложений, работающих в режиме реального времени, полезно будет вспомнить, как развитие традиционной архитектуры микропроцессоров с полным набором команд (Complex Instruction Set Computer — CISC), пик популярности которой пришелся на период с конца 1980-х по середину 1990-х годов, привело к появлению RISC-архитектуры. Тем не менее, необходимо учитывать, что несмотря на множество достоинств, присущих RISC-технологии, не все RISC-микроконтроллеры, по определённым причинам, полностью их используют. В данной главе мы рассмотрим несколько таких «критических» случаев.

1.2. RISC-подобное ядро C166S V2: предпосылки создания

Причиной снижения интереса к микропроцессорам, использующим архитектуру с полным набором команд (CISC), стала необходимость существенно увеличить производительность микропроцессорных систем. В первую очередь, речь идёт о требованиях, предъявляемых графическими рабочими станциями и современными компьютерными видеоиграми. Традиционно, стандартные наборы ассемблерных команд (инструкций) микропроцессоров разрабатывались таким образом, чтобы максимально упростить работу программиста. Это достигалось путём широкого использования микрокодов, позволяющих создавать всё более мощные инструкции, такие, например, как команда перемножения трёх операн-

дов. Благодаря этому, программист, пишущий на ассемблере (или разработчик компилятора языка высокого уровня), может добиваться тех же результатов, что и с применением простых команд, но с меньшей затратой сил.

Чем большее количество различных инструкций необходимо распознавать и обрабатывать (декодировать) центральному процессору, тем сложнее электронные схемы, размещённые на его кристалле, и тем большее количество циклов тактовой частоты занимает процесс обработки команд. Увеличение площади полупроводникового кристалла повышает стоимость устройства и потребляемую им мощность. Поскольку максимальная тактовая частота работы электронных схем микропроцессора физически ограничена возможностями полупроводниковых технологий, очевидно, что максимальная производительность напрямую зависит от количества машинных циклов, требуемых для выполнения команд процессора.

RISC-технология переносит основную нагрузку на программистов, пишущих на ассемблере и разработчиков компиляторов языка высокого уровня, а не на программирование в микрокодах. Исследования, проведённые учёными и производителями полупроводниковой техники, показали, что при одной и той же тактовой частоте корректно запрограммированный RISC-процессор обеспечивает гораздо более высокую производительность, чем процессор, использующий технологию CISC.

Как ни странно, разработчики встроенных приложений средней производительности не спешат отказываться от CISC-микроконтроллеров. Если в сфере высокопроизводительных устройств RISC-процессоры, такие как ARM9, MIPS и Hyperstone, создают жёсткую конкуренцию традиционным CISC-процессорам PowerPC и Pentium, то для более распространённых задач встроенных приложений RISC-устройства используются относительно редко. Между тем, возрастающая сложность современных алгоритмов управления встроенными устройствами приводит к тому, что выполнение практически любых задач, кроме самых элементарных, требует использования больших вычислительных мощностей. Кроме того, в таких областях, в отличие от использования микропроцессоров в рабочих станциях, весьма критична величина максимального времени реакции на недетерминированные события — параметр, с которым у CISC-процессоров дело обстоит особенно плохо. Впрочем, большинство RISC-процессоров ARM также не обладают выдающимися характеристиками по времени реакции.

Многие современные 16-битные микроконтроллеры средней производительности построены на базе существующих CISC-архитектур (S12, H8, M16C и т. п.), которые, как и 8-битные устройства (например, 8051), разработаны более 20 лет назад. Производители микросхем обеспечивают потребителям возможность модернизации существующих систем, поэтому микропроцессоры новых серий часто разрабатываются на базе уже существующих. Использование тех же или близких архитектуры и набора команд избавляет потребителя от необходимости тратить деньги на переписывание уже существующих ассемблерных программ.

Микроконтроллеры, как и рабочие станции, могут быть запрограммированы на языках высокого уровня, что позволяет сократить время написания программ и улучшить удобство обслуживания системы. К сожалению, использование даже

самых лучших компиляторов приводит к потерям быстродействия¹⁾, что ещё раз подчеркивает необходимость увеличения производительности процессоров.

Помимо прямой обработки данных, микроконтроллеры также должны получать информацию от периферийных устройств, таких как АЦП, ШИМ, таймеров, портов, ФАПЧ и т. п. Все это требует обработки информации в режиме реального времени и быстрой реакции на прерывания.

Ниже приведены основные недостатки, свойственные CISC-микроконтроллерам:

1. Длительное и непредсказуемое время ожидания прерывания

Во время выполнения сложных «снижающих трудозатраты программиста» ассемблерных команд все вычислительные ресурсы процессора оказываются задействованы, что не позволяет обслуживать поступающие извне прерывания. Это приводит к тому, что длительность ожидания обработки прерывания оказывается непредсказуемо велика, что может создать серьезные проблемы в быстродействующих системах реального времени. Одним из методов уменьшения времени реакции CISC-микроконтроллеров является интеграция в ядро «блока временной обработки» или использование внешнего процессора для разгрузки критичных по времени операций. Однако, это повышает сложность проектов и требует использования очень компактных микрокодов, в дополнение к куда более распространённому языку С и ассемблеру для программирования самого CISC-ядра.

2. Медленное декодирование вследствие слишком большого набора команд

Загруженные команды нужно распознать среди нескольких сотен или даже тысяч возможных, поэтому процесс декодирования замедляется и усложняется.

3. Замедление работы устройств памяти, вызываемое частым доступом к ним

Данные обычно берутся процессором из внешней памяти, и помещаются в регистры типа аккумулятора. С ними производятся математические или логические операции, затем результат снова записывается в память. Часто при выполнении процедуры то или иное значение может потребоваться несколько раз, что требует дополнительных обращений к памяти для записи или чтения.

4. Медленный вызов процедур

Если при вызове подпрограммы используются параметры (что чаще всего и происходит при качественном программировании на языке высокого уровня), то они по отдельности помещаются в стек. Затем эти параметры обрабатываются в регистре (регистрах) аккумулятора, и лишь после этого через стек возвращаются вызывающей подпрограмме.

5. Выполнение за один раз только одной операции

Каждое периферийное устройство или источник прерывания должны иметь специализированную обслуживающую подпрограмму, которая, как минимум, потребует помещения в стек и извлечения из него слова состояния программы и счётчика команд, а также передачи данных от периферийного устройства или к периферийному устройству.

¹⁾ По сравнению с программированием на языке ассемблера. (прим. ред.)

6. Пользовательская программа должна быть структурирована таким образом, чтобы соответствовать аппаратным возможностям микроконтроллера

Программирование встроенных приложений часто представляет собой множество отдельных задач, выполняемых в режиме реального времени и связанных в единую систему. В типовых CISC-процессорах переключение между задачами происходит довольно медленно. Часто при поступлении новой задачи оказывается, что многие регистры заняты и данные из них предварительно нужно поместить в стек. Эта проблема усугубляется при использовании компиляторов высокого уровня, характерным свойством которых является наличие в библиотечных функциях большого количества подлежащих сохранению локальных переменных.

7. Избыточные инструкции и режимы адресации

Почти повсеместное использование языков высокого уровня заставляет производителей микроконтроллеров обеспечивать совместимость с различными компиляторами путём введения в набор команд процессора соответствующих дополнительных инструкций. На практике, компиляторы чаще всего используют лишь несколько режимов адресации, а большое количество других инструкций остаются незадействованными, что усложняет процесс декодирования команд.

8. Несогласованные наборы команд процессора

Наборы команд становится всё труднее использовать из-за большого количества доступных типов данных и разнообразия поддерживаемых режимов адресации.

9. Неполная загруженность шины

Во время выполнения сложных команд внутренняя шина микроконтроллера простаивает.

1.3. Использование RISC-архитектуры во встроенных системах управления

Чтобы продемонстрировать, как использование RISC-архитектуры позволяет увеличить производительность микроконтроллеров, в качестве примера, мы взяли процессорное ядро C166S V2.

Основные определения:

- 1 такт = 1/частота генератора базовая единица времени, используемая при рассмотрении процессорных систем.
- 1 машинный цикл = такт минимальное время, необходимое процессору для выполнения наиболее простой операции. Поскольку машинный цикл позволяет абстрагироваться от тактовой частоты, это понятие можно использовать для сравнения RISC- и CISC-процессоров.
- Все отсчёты машинных циклов как для S12X, так и для C166 M2 приводятся в однокристальном режиме работы.

1.3.1. Шинный интерфейс

Характерной особенностью RISC-процессоров является высокий уровень их конвейеризации, что позволяет увеличить скорость выполнения команд. За счет перекрытия различных стадий, в любом машинном цикле могут одновременно выполняться до 4 команд. Упрощённо эти стадии можно представить следующим образом:

FETCH — выборка кода операции из памяти программ

DECODE — идентификация кода операции из небольшого списка и получен-

ных операндов выборки

EXECUTE — выполнение операции, соответствующей найденному коду

WRITE-BACK — результат выполнения операции возвращается в память по заданному адресу

Таким образом, хотя инструкция требует четырёх машинных циклов, реально она выполняется всего за один машинный цикл (1 такт). Конвейеризация значительно ускоряет выполнение последовательного (линейного) кода, поскольку шина гарантированно будет полностью загружена.

Ряд наиболее современных RISC-процессоров (например, C166S V2) имеют 5-ступенчатый конвейер исполнения команд (добавлена стадия ADDRESS), а также 2-ступенчатый блок выборки команд с упреждением PREFETCH:

Высокопроизводительный блок выборки команд (IFU)

РКЕГЕТСН — выборка команд из памяти в предсказанном порядке; обнаружи-

ваются любые ветвления, их выполнение или невыполнение обус-

ловливаются логикой предсказания

FETCH — адрес следующей команды для выборки вычисляется с использо-

ванием правил предсказания ветвления

Конвейерный блок

DECODE — команды декодируются и, если требуется, производится доступ к

регистровому файлу для считывания GPR (регистра общего назначения), используемого в режиме косвенной адресации

ADDRESS — вычисляются все адреса операндов

MEMORY — из памяти RAM и регистров извлекаются все необходимые опе-

ранды

EXECUTE — выполняется операция, соответствующая коду

WRITE BACK — результат операции возвращается в память по заданному адресу

Такая организация интерфейса теоретически обеспечивает удвоение производительности при выполнении линейного участка программы. Однако, даже при наличии блока предсказания ветвлений, который минимизирует снижение производительности, вызванное имеющимися в реальной программе ветвлениями, удвоения производительности достигнуть не удаётся.

1.3.2. Реакция на прерывание RISC-процессора

Процессорное ядро C166S V2 производит обработку прерываний с помощью встроенных инструкций, и поэтому для векторизации на программу обслуживания прерывания требуется 5 машинных циклов. Время реакции увеличивается из-за наличия сложных, но необходимых команд, таких как MUL и DIV (1 и 21 машинный цикл соответственно), но необходимо отметить, что в C166S V2 команда DIV является частично-прерываемой. В течение первых 4 циклов все прерывания блокируются, но в течение остальных 17 циклов прерывания могут восприниматься.

Высокая скорость обслуживания прерываний имеет особое значение в наиболее высокопроизводительных системах, таких, как блоки управления двигателями, сервоприводы и радары. В этих системах информация, поступающая в режиме реального времени, обрабатывается цифровым сигнальным процессором (DSP), выходные данные которого используются для замыкания контура управления системой. В этом случае, неустойчивость времени ожидания обработки прерываний проявляется в виде нежелательных флуктуаций параметров выходных сигналов контроллера.

1.3.3. Регистры и многозадачность

Обычные (CISC) микроконтроллеры имеют один или несколько специальных регистров, которые могут использоваться для математических, логических или булевых операций. В микроконтроллере 8051 имеется один регистр-аккумулятор и 8 других регистров, которые могут использоваться для операций с локальными переменными или с промежуточными результатами при сложных вычислениях. Эти дополнительные регистры используются также для доступа к памяти путем косвенной и/или индексной адресации.

Как было указано выше (см. пункты 3 и 4 раздела1.2), обычные процессоры (CPU) тратят много времени на перемещение данных из медленной внешней памяти в активные регистры. RISC-процессоры имеют очень много регистров общего назначения, которые можно использовать для хранения локальных переменных, параметров и промежуточных результатов. Процессорное ядро C166S V2 содержит 16 32-битных регистров общего назначения (GPR), каждый из которых может использоваться в качестве аккумулятора, указателя косвенного адреса или индексного регистра. Таким образом, вполне реальным становится хранение всех локальных переменных и промежуточных результатов во время выполнения большого количества подпрограмм в CPU, что значительно увеличивает скорость вычислений.

Следующим важным преимуществом RISC-архитектуры является наличие регистрового окна. Как только что было сказано, пользовательской программе доступны до 16 регистров. Однако, решать проблему подлинной многозадачности в системах реального времени значительно проще, имея возможность свободно

перемещать активный блок регистров в пределах адресного пространства встроенной оперативной памяти (RAM).

Подобная возможность реализуется с помощью контекстного указателя (СР), который определяет текущий абсолютный базовый адрес активного блока регистров в адресном пространстве памяти программ. Таким образом, ссылка «R0» означает регистр с адресом, указанным в СР (типовое значение 0xFD00). Соответственно, доступ к 16 регистрам, адрес первого из которых задан в СР, обеспечивается быстрым 4-битным смещением.

Возможно, лучшим примером использования СР является одновременная реализация фоновой задачи и прерываний в реальном времени. При обнаружении прерывания вместо того, чтобы переписывать все регистры GPR в стек, в него помещается значение СР текущего блока регистров и происходит переключение к определённому во время компоновки новому значению СР, задающему «свежий» блок регистров. Таким образом, сложное контекстное переключение осуществляется всего лишь за время выполнения одной команды, но при этом исключается возможность использования рекурсии (повторного запуска подпрограммы).

Комбинированный метод, допускающий повторный вход, использует указатель стека для динамического вычисления нового СР. В этом случае, при входе в подпрограмму-обработчик прерывания количество требуемых регистров вычитается из текущего указателя стека, а полученный результат помещается в СР, при этом старый СР помещается в стек. Таким образом, новый блок регистров располагается в адресном пространстве на вершине старого стека, а сразу за ним располагаются старый СР и новый стек. При выходе из обработчика прерывания, происходит переключение к исходному блоку регистров путем извлечения старого значения СР из стека. Указатель стека восстанавливается путём сложения текущего указателя стека с числом, соответствующим размеру нового блока регистров.

Следующим усовершенствованием RISC-процессора стала возможность использования перекрывающегося регистрового окна, благодаря чему при вызове новой подпрограммы часть регистров нового блока, заданного в новом СР, совпадает с исходно заданными в старом СР:

Регистры		ы	Назначение		
		R3'	Регистр локальных переменных подпрограммы и промежуточных результатов		
		R2'	Регистр локальных переменных подпрограммы и промежуточных результатов		
	R 7	R1'	Общий регистр, R7 == R1'		
CP'	R6	R0'	Общий регистр, R6 == R0'		
	R5		Регистр для вызывающей программы и промежуточных результатов		
	R4		Регистр для вызывающей программы и промежуточных результатов		
	R3		Регистр для вызывающей программы и промежуточных результатов		
	R2		Регистр для вызывающей программы и промежуточных результатов		
	R1		Регистр для вызывающей программы и промежуточных результатов		
CP	R0		Регистр для вызывающей программы и промежуточных результатов		

Назначение символических имён регистрам общего назначения (GRP)

```
Модуль 1
```


```
;*** Назначение регистров общего назначения (GPR) локальным переменным -
Подпрограмма ***
x_var
           LIT
                    'R0'
                            ; Локальная переменная
y_var
           LIT
                    'R1'
                            ; Локальная переменная
                    'R6'
                            ; Передаваемый параметр 1
parm1
           LIT
           LIT
                    'R7'
                            ; Передаваемый параметр 2
parm2
result
           LTT
                    'R6'
                           ; Значение, возвращаемое подпрограммой
^^^^^
Модуль 2
;*** Назначение регистров общего назначения (GPR) локальным переменным -
Подпрограмма ***
                    'R2'
a var
           LIT
                            ; Локальная переменная
```

'R3' a_var LIT : Локальная переменная input1 'R0' LITT ; Получаемый параметр 1 input2 'R1' ; Получаемый параметр 2 LIT ret1 LIT 'R0' ; Окончательный результат, возвращаемый в R0

Значения, которые требуется передать подпрограмме, должны находиться в общей (перекрываемой) области. Предусмотрев это, программист может избежать лишних операций загрузки и выгрузки параметров. Этот приём можно использовать как в случае абсолютной адресации блока регистров, так и в режиме относительной адресации через указатель стека.

Возможность переключения к новому блоку рабочих регистров посредством изменения регистра контекстного указателя полезна при обработке прерываний, так как это устраняет необходимость сохранения содержимого текущего блока регистров перед выполнением команд служебной программы. Ведь процесс сохранения содержимого всех 16 регистров может занять значительное время. Обычно одна команда (здесь переключение контекста «SCXT») в начале программы обработки прерывания служит для того, чтобы сменить базовый адрес блока регистров, и вторая команда в конце подпрограммы восстанавливает исходный базовый адрес.

Другой способ, применяемый в некоторых RISC-микроконтроллерах, состоит в том, что при активировании предопределённого заранее источника прерывания открывается доступ к «альтернативному» комплекту регистров, благодаря чему сохранять содержимое текущего регистра не требуется. RISC-процессоры серий ARM7-TDMI обычно замещают 8 верхних регистров блока регистров по сигналу FIQ (запрос на быстрое прерывание), а у микроконтроллера C166S V2 (см. **Рис. 1.1.**) при инициализации любого из двух источников прерывания стано-



Puc. 1.1. Использование «альтернативного» комплекта регистров в микроконтроллере C166S V2

вятся доступны два полных «локальных» блока из шестнадцати регистров. В отличие от обычных блоков регистров, в нормальном режиме работы эти регистры не определены в адресном пространстве СРU, поэтому контекстное переключение не требуется, что позволяет сэкономить время¹⁾.

Чтобы максимально реализовать возможности RISC-регистров, необходимо тщательно учитывать, где конкретно находятся необходимые данные. Возможно, вам доставят определённое неудобство ограниченность и противоречивость некоторых режимов адресации, предусмотренных, например, для команд MUL и DIV. К счастью, большинство задействованных при их выполнении операндов уже будет находиться в регистрах, что исключает использование различных способов адресации. Как и следовало ожидать, наибольший выбор способов адресации предусмотрен для самых простых команд — команд перемещения данных. Тот факт, что RISC-процессоры очень тщательно анализируют факторы, влияющие на быстроту выполнения команд, становится очевидным уже с первого знакомства с ними!

¹⁾ Фактически, текущему локальному блоку регистров можно дать физический адрес, и он может стать видимым при установке соответствующих битов в поле BANK регистра PSW.

1.3.4. Использование сокращенного набора команд RISC-процессора

Когда большинство команд выполняется за один цикл, некоторые типовые «быстрые» команды, такие как CLEAR, INC и DEC, оказываются «лишними». Тогда, чтобы свести суммарное количество команд к минимуму, RISC-процессоры просто-напросто пропускают (не используют) их. Ниже приводится пример:

Команда ¹⁾	80C196	Такты	X166S V2	Такты
Очистить слово	CLR	4	AND Rn, #0	2
Декремент слова	DEC	4	SUB Rn, #01	2
Инкремент слова	INC	4	AND Rn, #01	2

3-операндовые команды являются обычными для CISC-процессоров, но в RISC-процессорах они не используются. Несмотря на то, что в таком случае требуется задействовать дополнительные команды, общее количество тактов всё равно оказывается меньшим, нежели в 3-операндовом CISC-эквиваленте, кроме того, более короткие RISC-команды обеспечивают большее удобство в обслуживании прерываний.

Рассмотрим приведенный ниже пример:

Выполнить: z = x + v

80C196 (CISC)

z, x и у являются ячейками памяти, к которым производится прямая адресация

```
х DW 1
y DW 1
z DW 1
ADD z, x, y ;5 тактов - прерывание невозможно
```

C166S V2 (RISC)

z, x и у являются ячейками памяти, Rw — регистр общего назначения (GPR)

```
DW
                    1
X
            DW
                    1
                    1
            DW
            MOV
                   Rw, x
                                       ; 2 такта
                                       ; * Здесь возможно прерывание
            ADD
                   Rw, y
                                       ; 2 такта
                                       ; * Здесь возможно прерывание
            MOV
                   z, Rw
                                       : 2 такта
                                       ; 6 тактов
```

¹⁾ Используется режим прямой адресации

При использовании RISC-процессора требуется один дополнительный такт. Однако, если переменные назначаются с учетом того, что программа будет запущена на RISC-процессоре:

х и у — ячейки памяти, z — регистр общего назначения (GPR)

```
x DW 1
y DW 1

z LIT 'R0'; z присваивается GPR R0 путем определения LIT MOV z, x; 2 такта; * Здесь возможно прерывание
ADD z, x; 2 такта; -----; 4 такта
```

По сравнению с CISC экономится один такт. При этом, приведенный выше пример представляет собой худший вариант для RISC- и лучший вариант для CISC-систем.

Для выполнения обычной 2-операндовой команды ADD CISC-процессор использует четыре такта, а RISC — только два, что даёт 50% экономии.

Назначение имён переменных всем регистрам общего пользования, вероятно, имеет смысл в контексте реальной программы.

Этот простой пример показывает, как, зная методы RISC-программирования, можно увеличить производительность системы.

1.4. Связь RISC-процессора с внешними устройствами

В собранных на базе RISC-процессора рабочих станциях или настольных компьютерах часто используется суперскалярная архитектура, которая обеспечивает параллельное выполнение команд. Это достигается за счёт наличия отдельных модулей сложения, умножения, сдвига, а также других специализированных блоков, каждый из которых имеет свой собственный конвейер.

Ни один из RISC-микроконтроллеров пока не может обеспечить ничего подобного (разве что, с большой натяжкой, 32-разрядный процессор Tricore), но некий аналог такой структуры используется при обслуживании встроенных периферийных устройств, например, аналогово-цифровых преобразователей (АЦП).

Вот типичная для обычных (CISC) микроконтроллеров ситуация — когда некое повторяющееся событие требует от центрального процессора загрузки и выгрузки данных. Как правило, АЦП периодически считывает сигналы с нескольких каналов, вызывая прерывание по завершении этой операции или просто ожидая, пока центральный процессор опросит его состояние. В конечном итоге,

Конец ознакомительного фрагмента. Приобрести книгу можно в интернет-магазине «Электронный универс» e-Univers.ru