

СОДЕРЖАНИЕ

Предисловие автора	1
Глава 1. Общее описание LPC17xx	3
1.1. Номенклатура и типовые характеристики	3
1.2. Архитектура и программная модель процессорного ядра Cortex-M3 микроконтроллера LPC17xx	8
1.3. Встроенная флэш-память и RAM	9
1.4. Карта памяти и адресация периферии	9
1.5. Исключение отказа шины	14
Глава 2. Процессор ARM Cortex-M3	15
2.1. Классификация	15
2.2. Сравнение процессоров ARM7TDMI-S и Cortex-M3	17
2.3. Особенности архитектуры Cortex-M3	17
2.4. Энергопотребление процессора Cortex-M3	29
Глава 3. Управление системой	31
3.1. Общее описание	31
3.2. Пользовательский интерфейс	31
3.3. Сброс	32
3.4. Обнаружение кратковременных провалов напряжения питания	34
3.5. Входы внешних прерываний	34
3.6. Прочие функции управления системой и флаги состояния	38
Глава 4. Управление тактовыми сигналами и питанием	40
4.1. Общее описание	40
4.2. Генераторы	40
4.3. Пользовательский интерфейс	43
4.4. Мультиплексор выбора источника тактового сигнала	45
4.5. Модуль PLL0	45
4.6. Модуль PLL1	56
4.7. Делители тактовой частоты	62

4.8. Управление питанием	66
4.9. Таймер «пробуждения»	71
4.10. Выход тактовой частоты.....	73
Глава 5. Акселератор флэш-памяти	75
5.1. Общее описание	75
5.2. Аппаратное построение флэш-акселератора	77
5.3. Конфигурирование флэш-акселератора	77
Глава 6. Контроллер векторных вложенных прерываний (NVIC)	79
6.1. Общее описание	79
6.2. Источники прерываний.....	79
6.3. Преобразование таблицы векторов прерываний	82
6.4. Пользовательский интерфейс	82
Глава 7. Типы корпусов и конфигурация выводов.....	92
7.1. Типы корпусов.....	92
7.2. Конфигурация выводов	92
Глава 8. Блок коммутации выводов	107
8.1. Общее описание	107
8.2. Регистр выбора функции вывода	107
8.3. Регистр выбора режима работы вывода	108
8.4. Пользовательский интерфейс	109
Глава 9. Блок ввода/вывода общего назначения (GPIO)	126
9.1. Общее описание	126
9.2. Прерывания от цифровых портов ввода/вывода	127
9.3. Пользовательский интерфейс	127
9.4. Примеры использования GPIO	146
9.5. Особенности записи данных в порты GPIO	147
9.6. Базовая конфигурация.....	147
Глава 10. Модуль Ethernet MAC.....	148
10.1. Общее описание	148
10.2. Основные особенности модуля Ethernet.....	150
10.3. Архитектура и операции модуля Ethernet	151
10.4. Функции механизма DMA.....	152
10.5. Краткий обзор операций DMA.....	152
10.6. Пакет Ethernet.....	153
10.7. Особенности работы.....	154

10.8. Описание выводов.....	155
10.9. Пользовательский интерфейс.....	155
10.10. Форматы дескриптора и элемента состояния.....	182
10.11. Функциональное описание модуля Ethernet	188
10.12. Прерывания от модуля Ethernet.....	189
10.13. Пропускная способность шины АНВ.....	217
10.14. Методика вычисления CRC.....	219
10.15. Базовая конфигурация	220

Глава 11. Контроллер USB-устройства.....221

11.1. Общее описание.....	221
11.2. Основные особенности контроллера USB-устройства.....	222
11.3. Конфигурация фиксированных конечных точек	223
11.4. Архитектура и состав контроллера USB-устройства.....	224
11.5. Краткий обзор операций	225
11.6. Описание выводов.....	226
11.7. Управление синхронизацией и питанием.....	226
11.8. Пользовательский интерфейс.....	228
11.9. Обработка прерываний	253
11.10. Описание команд механизма последовательного интерфейса (SIE).....	255
11.11. Инициализация контроллера USB-устройства	267
11.12. Операции режима Slave.....	268
11.13. Операции DMA.....	269
11.14. Операции конечных точек с двойной буферизацией	279
11.15. Базовая конфигурация	281

Глава 12. Контроллер USB-хоста282

12.1. Общее описание	282
12.2. Архитектура	282
12.3. Описание выводов.....	283
12.4. Пользовательский интерфейс	283
12.5. Базовая конфигурация.....	286

Глава 13. Контроллер USB-OTG.....287

13.1. Общее описание	287
13.2. Архитектура.....	287
13.3. Режимы работы.....	288
13.4. Описание выводов.....	289
13.5. Пользовательский интерфейс	290
13.6. Обработка прерываний	301
13.7. Поддержка HNP.....	301
13.8. Управление питанием и синхронизацией	309
13.9. Инициализация контроллера USB-OTG.....	311
13.10. Базовая конфигурация	312

Глава 14. Модули UART0/2/3.....	313
14.1. Общее описание	313
14.2. Описание выводов.....	313
14.3. Пользовательский интерфейс	313
14.4. Архитектура UART0/2/3.....	334
14.5. Базовая конфигурация.....	336
Глава 15. Модуль UART1	337
15.1. Общее описание	337
15.2. Описание выводов.....	337
15.3. Пользовательский интерфейс	337
15.4. Архитектура UART1	338
Глава 16. Контроллеры CAN1/2	340
16.1. Общее описание	340
16.2. Описание выводов.....	342
16.3. Архитектура.....	342
16.4. Самотестирование CAN-контроллера.....	345
16.5. Карта памяти модуля CAN.....	346
16.6. Пользовательский интерфейс	346
16.7. Операции CAN-контроллера.....	374
16.8. Центральные регистры CAN	376
16.9. Глобальный приемный фильтр	378
16.10. Примеры таблиц приемного фильтра и значений индексов ID	395
16.11. Программирование Lookup-таблицы ID.....	399
16.12. Базовая конфигурация	400
Глава 17. Модуль SPI	401
17.1. Общее описание.....	401
17.2. Описание выводов.....	401
17.3. Архитектура	402
17.4. Передача данных через SPI	403
17.5. Операции ведущего	405
17.6. Операции ведомого.....	406
17.7. Исключения, связанные с SPI.....	406
17.8. Пользовательский интерфейс.....	407
17.9. Базовая конфигурация	408
Глава 18. Интерфейсы SSP0/1	409
18.1. Общее описание	409
18.2. Описание выводов.....	409
18.3. Пользовательский интерфейс	410
18.4. Базовая конфигурация.....	411

Глава 19. Интерфейсы I²C0/1/2.....	412
19.1. Общее описание.....	412
19.2. Описание выводов.....	413
19.3. Архитектура и функционирование.....	414
19.4. Пользовательский интерфейс.....	417
19.5. Базовая конфигурация.....	420
Глава 20. Интерфейс I²S.....	421
20.1. Общее описание.....	421
20.2. Особенности функционирования.....	421
20.3. Описание сигналов.....	423
20.4. Пользовательский интерфейс.....	423
20.5. Приемный и передающий интерфейсы I ² S.....	433
20.6. Операционные режимы I ² S.....	434
20.7. Контроллер FIFO-буферов.....	439
20.8. Базовая конфигурация.....	439
Глава 21. Универсальные таймеры/счетчики 0/1/2/3.....	441
21.1. Общее описание.....	441
21.2. Описание сигналов.....	442
21.3. Пользовательский интерфейс.....	442
21.4. Примеры операций таймера/счетчика.....	450
21.5. Операции DMA.....	451
21.6. Архитектура.....	451
21.7. Базовая конфигурация.....	451
Глава 22. Таймер периодических прерываний (RIT).....	453
22.1. Общее описание.....	453
22.2. Пользовательский интерфейс.....	453
22.3. Архитектура и операции RIT.....	455
Глава 23. Системный таймер SysTick.....	457
23.1. Общее описание.....	457
23.2. Архитектура и операции SysTick.....	457
23.3. Пользовательский интерфейс.....	458
23.4. Конфигурирование SysTick.....	460
23.5. Базовая конфигурация.....	461
Глава 24. Широтно-импульсный модулятор (PWM).....	462
24.1. Общее описание.....	462
24.2. Архитектура и операции.....	463
24.3. Описание сигналов.....	466

24.4. Пользовательский интерфейс	466
24.5. Базовая конфигурация.....	476

Глава 25. Модуль ШИМ для управления двигателями (MCPWM) 477

25.1. Общее описание	477
25.2. Архитектура	477
25.3. Описание сигналов.....	479
25.4. Пользовательский интерфейс	479
25.5. Операции MCPWM.....	493
25.6. Базовая конфигурация.....	499

Глава 26. Интерфейс квадратурного энкодера (QEI)500

26.1. Общее описание	500
26.2. Описание сигналов.....	502
26.3. Захват значения положения	503
26.4. Захват значения скорости вращения	504
26.5. Сравнение значения скорости вращения.....	505
26.6. Пользовательский интерфейс	505
26.7. Базовая конфигурация	510

Глава 27. Часы реального времени (RTC) с резервными регистрами..... 511

27.1. Общее описание.....	511
27.2. Описание сигналов	512
27.3. Пользовательский интерфейс.....	514
27.4. Прерывания от RTC	514
27.5. Группа регистров различного назначения	514
27.6. Регистры консолидированного времени	518
27.7. Регистры счетчиков времени	520
27.8. Определение високосного года	521
27.9. Калибровка модуля RTC	521
27.10. Регистры общего назначения	522
27.11. Группа сигнальных регистров	522
27.12. Замечания по использованию модуля RTC	523
27.13. Базовая конфигурация	523

Глава 28. Сторожевой таймер (WDT).....524

28.1. Общее описание	524
28.2. Пользовательский интерфейс	526

Глава 29. Аналого-цифровой преобразователь (ADC).....	530
29.1. Общее описание	530
29.2. Описание сигналов.....	531
29.3. Пользовательский интерфейс	532
29.4. Операции модуля ADC	539
29.5. Базовая конфигурация.....	540
Глава 30. Цифро-аналоговый преобразователь (DAC)	541
30.1. Общее описание	541
30.2. Описание сигналов.....	541
30.3. Пользовательский интерфейс	541
30.4. Операции DAC	543
30.5. Базовая конфигурация.....	544
Глава 31. Контроллер DMA общего назначения (GPDMA)	545
31.1. Общее описание.....	545
31.2. Архитектура и функционирование	546
31.3. Пользовательский интерфейс.....	550
31.4. Функционирование контроллера DMA	564
31.5. Базовая конфигурация.....	570
Глава 32. Инструментальные средства разработки от компании Keil.....	572
32.1. Аппаратные инструментальные средства	572
32.2. Программные инструментальные средства	577
Глава 33. Примеры пользовательских проектов от Keil	625
33.1. Пример использования SysTick, ADC, UART — проект Blinky.....	625
33.2. Пример использования LCD — проект LCD_Blinky	630
33.3. Проект RTX_Blinky.....	631
33.4. Пример использования внешнего прерывания INT — проект Exti.....	632
33.5. Пример использования ADC, CAN — проект CAN.....	632
33.6. Пример использования Ethernet MAC — проект EasyWEB	634
33.7. Пример использования USB HID-устройства — проект USBHID.....	635
33.8. Пример использования USB-устройства памяти — проект USBMem.....	637
Глава 34. Инструментальные средства разработки от компании IAR.....	639
34.1. Аппаратные инструментальные средства	639
34.2. Программные инструментальные средства	643

Глава 35. Инструментальные средства разработки от компании NXP	689
35.1. Общее описание	689
35.2. Аппаратные инструментальные средства	690
35.3. Программные инструментальные средства	691
Приложение 1. Предельно допустимые параметры МК.....	741
Приложение 2. Статические характеристики МК	743
Приложение 3. Статические характеристики МК	747
Приложение 4. Характеристики энергопотребления встроенной периферии МК	751
Приложение 5. Чертежи корпусов	753
Список литературы.....	756
Структура диска.....	757

ПРЕДИСЛОВИЕ АВТОРА

Предлагаемая вниманию читателей книга посвящена описанию недавно появившегося на рынке семейства встраиваемых микроконтроллеров (МК) LPC17xx компании NXP Semiconductors, построенных на базе 32-битного процессорного ядра ARM Cortex-M3. Благодаря своим выдающимся характеристикам и, прежде всего, быстродействию семейство LPC17xx, несомненно, выделяется среди конкурирующих линеек продуктов других производителей. Тактовая частота микроконтроллеров семейства LPC17xx достигает 120 МГц и по быстродействию они на 30...60% опережают конкурентные решения на базе ядра Cortex-M3. По словам Джоффа Лиза (Geoff Lees), вице-президента и генерального директора линии микроконтроллеров компании NXP Semiconductors, «LPC1700 — самое быстрое семейство микроконтроллеров на базе ядра Cortex-M3 из существующих на сегодняшний день и предназначено для одновременной обработки высокоскоростных потоков с интерфейсов Ethernet, USB и CAN». И это действительно так.

В МК семейства LPC17xx используется последняя ревизия (ревизия 2) ядра Cortex-M3 с интегрированным блоком управления питанием, включая контроллер «пробуждающих» прерываний (WIC), реализующий эффективное переключение между режимами пониженного энергопотребления и активным режимом. Семейство LPC17xx предназначено для встраиваемых приложений, требующих высокого уровня интеграции и одновременно критичных к потребляемой мощности. Производитель позиционирует LPC17xx для таких приложений, как счетчики электроэнергии, системы освещения, промышленные сети, системы сигнализации и пожаротушения, бытовую технику и управление двигателями.

МК семейства LPC17xx совместимы по выводам с МК популярного семейства на базе ядра ARM7 — LPC23xx и LPC24xx. Эта совместимость позволяет разрабатывать системы, в которые можно закладывать микроконтроллеры как с ядром ARM7, так и с ядром Cortex-M3, а также облегчает обновление платформы в уже существующих системах.

Микроконтроллеры семейства LPC17xx содержат до 512 Кбайт флэш-памяти и до 96 Кбайт SRAM. В составе периферии МК LPC17xx имеются интерфейсы Ethernet MAC, USB On-The-Go/Host/Device, LCD-контроллер, контроллер внешней шины памяти, 2 канала CAN, 8-канальный контроллер DMA, модули 8-канального 12-битного АЦП и 10-битного ЦАП, 3 интерфейса I²C, 4 модуля UART, 2 контроллера SSP, интерфейс SPI с двумя входами и двумя выходами, интерфейс I²S, 4 таймера общего назначения и до 70 линий ввода/вывода общего назначения.

Помимо перечисленной периферии, МК LPC17xx содержат часы-календарь реального времени (RTC) с током потребления менее 1 мкА, модуль защиты памяти (MPU), выделяющий области памяти только для чтения и предохраняющий их содержимое от разрушения, интерфейс квадратурного энкодера (QEI), контроллер ШИМ общего назначения, а также специализированный контроллер ШИМ, предназначенный для управления двигателями.

В первой части книги содержится подробная справочная информация по МК семейства LPC17xx. Сюда входят: перечень типовых технических характеристик микроконтроллеров LPC17xx, описание их архитектуры и программной модели, описание аппаратного построения и интерфейсов большинства периферийных модулей LPC17xx, рекомендации производителя по программированию и применению отдельных узлов МК. При-

веденные сведения основаны на переводе оригинальной документации производителя — User manual (Руководство пользователя) и Datasheet (Спецификация).

В дополнение к справочной информации, взятой из документации производителя МК, в первой части книги содержится подробное описание архитектурного построения, сравнительных характеристик и функциональных возможностей процессорного ядра Cortex-M3, подчерпнутое, в частности, из материалов источника [4].

Автор считает важным подчеркнуть, что предлагаемая книга является полноценным справочным руководством по всему семейству МК LPC17xx, однако описание нескольких периферийных интерфейсов МК (SPI, SSP, I²C и UART1) дано в книге в объеме, несколько сокращенном по сравнению с User manual [3]. Автор полагает, что данные интерфейсы традиционно хорошо известны разработчикам и их освоение путем использования только User manual не вызовет существенных проблем. Вместе с тем, их полное русскоязычное описание существенно увеличило бы объем данной книги, и так весьма значительный.

Вторая часть содержит информацию по трем наиболее популярным интегрированным средам разработки (ICP, Integrated Development Environment — IDE) приложений для LPC17xx: LPCXpresso от производителя — компании NXP Semiconductors, IAR EWARM от компании IAR SYSTEMS и MDK-ARM (μVision4) от компании Keil Software. Помимо довольно подробного описания этих программных инструментальных средств, во второй части книги также приведены сведения об аппаратных инструментальных средствах поддержки LPC17xx, предлагаемых перечисленными компаниями. Кроме того, данная часть книги содержит описания нескольких примеров проектов для МК LPC1768, выполненных в ICP μVision4. Все указанные примеры были протестированы автором.

В Приложениях содержатся сведения о предельно допустимых параметрах, статических характеристиках и энергопотреблении встроенной периферии МК LPC17xx, а также размеры и назначение выводов корпусов МК. В Приложения не вошли динамические характеристики встроенной флэш-памяти, системы синхронизации, периферийных интерфейсов, а также электрические характеристики модулей АЦП и ЦАП МК LPC17xx. Указанные сведения можно найти в фирменной документации ([1], [2]).

Автор выражает благодарность директору по развитию рынка региона стран СНГ и Балтии компании NXP Semiconductors Анне Филипповой и менеджеру по развитию бизнеса стран СНГ и Балтии компании NXP Semiconductors Алексею Архипову за помощь, оказанную при написании данной книги. Они любезно предоставили автору инструментальные средства, информационные материалы и технические консультации по продукции NXP Semiconductors.

Важной особенностью книги является то, что она не только содержит сведения справочного характера, но и охватывает все основные этапы проектирования приложений на основе МК LPC17xx, что позволяет в короткие сроки овладеть навыками работы с этими микроконтроллерами даже начинающим разработчикам.

К книге прилагается DVD-диск, содержащий бесплатные демоверсии описанного в ней инструментального программного обеспечения, исходные коды и готовые проекты свободно распространяемых примеров приложений для LPC17xx, подготовленные в средах разработки LPCXpresso, IAR EWARM и Keil μVision4, оригинальную справочную информацию производителя и другие информационные и справочные материалы.

Книга предназначена для специалистов в области разработки электронной аппаратуры, студентов технических ВУЗов и других лиц, интересующихся электроникой. Необходимый уровень подготовки читателей предполагает знание основ цифровой и аналоговой схемотехники, а также основ программирования на языке С.

Материал, изложенный в книге, многократно проверен. Однако, поскольку вероятность технических ошибок все равно существует, автор не может гарантировать абсолютную точность и правильность приводимых сведений. В связи с этим, автор не несет ответственности за возможные ошибки, связанные с использованием данной книги.

Для обратной связи с читателями у автора имеется электронный почтовый ящик ppr1@rambler.ru. По этому адресу можно направлять замечания и предложения по содержанию данной книги.

часть 1.

СПРАВОЧНАЯ ИНФОРМАЦИЯ ПО СЕМЕЙСТВУ МК LPC17XX

ГЛАВА 1 ОБЩЕЕ ОПИСАНИЕ LPC17XX

1.1. Номенклатура и типовые характеристики

В Табл. 1.1 приведен перечень всех МК семейства LPC17xx. Семейство состоит из следующих подсемейств: LPC175x, LPC176x, LPC177x и LPC178x, предназначенных соответственно для более простых и для более сложных приложений.

МК семейства LPC17xx имеют следующие особенности:

- Процессор ARM Cortex-M3, работающий на тактовой частоте до 100 МГц (LPC1769, LPC1759 и LPC177x/LPC178x — на тактовой частоте до 120 МГц). Встроенный модуль защиты памяти (MPU) поддерживает обслуживание до восьми областей памяти включительно.
- Встроенный в ARM Cortex-M3 контроллер вложенных векторных прерываний (NVIC).
- Встроенная флэш-память программ размером до 512 Кбайт с возможностью внутрисистемного программирования (ISP) и программирования средствами самого приложения (IAP). Встроенная память SRAM размером до 96 Кбайт, которая включает:
 - массив памяти SRAM размером до 32 Кбайт, связанный с ЦПУ при помощи локальной шины кода/данных для обеспечения высокоэффективного доступа со стороны ЦПУ;
 - до двух блоков памяти SRAM размерами по 16 Кбайт с отдельными каналами доступа для обеспечения более высокой производительности. Эти блоки могут использоваться для нужд модулей Ethernet, USB, памяти DMA, LCD-контроллера, а также для хранения процессорных команд общего назначения (кода) и данных.
- Контроллер внешней памяти для работы с асинхронной статической памятью, такой как RAM, ROM, флэш-память размером до 64 Мбайт, и динамической памятью SDRAM.
- Восьмиканальный контроллер прямого доступа к памяти общего назначения (GPDMA), который может использоваться периферийными модулями SSP, I²S, UART, LCD-контроллера, АЦП и ЦАП, GPIO, при пересылках «память—память», а также может запускаться по сигналам совпадения таймеров.
- Многослойная АНВ-матрица предоставляет отдельную шину для каждого ведущего устройства АНВ. К ведущим устройствам АНВ относятся: ядро Cortex-M3, контроллер DMA общего назначения, Ethernet MAC и интерфейс USB. АНВ-матрица обеспечивает связь между устройствами без задержек арбитража, если два ведущих не пытаются обращаться к одному и тому же ведомому одновременно.
- Раздельная APB-шина, обеспечивающая обмен с большей производительностью и меньшим количеством остановов между ЦПУ и контроллером DMA.

Таблица 1.1. Номенклатура МК семейств LPC175x...LPC178x

Наименование	f _{max} [МГц]	Флэш-память [Кбайт]	RAM [Кбайт]	USB ¹⁾	CAN	UART	I ² C	SPI	I ² S	Ethernet	ADC	DAC	LCD	Внешняя шина памяти	Таймеры	PWM	Корпус
LPC1751FBD80	100	32	8	D	1	4	2	3			6				6	6	LQFP80
LPC1752FBD80	100	64	16	D	1	4	2	3			6				4	6	LQFP80
LPC1754FBD80	100	128	32	D/H/O	1	4	2	3			6	1			4	6	LQFP80
LPC1756FBD80	100	256	32	D/H/O	2	4	2	3	1		6	1			4	6	LQFP80
LPC1758FBD80	100	512	64	D/H/O	2	4	2	3	1	1	6	1			4	6	LQFP80
LPC1759FBD80	120	512	64	D/H/O	2	4	2	3	1		6	1			4	6	LQFP80
LPC1763FBD100	100	256	64	—		4	3	3	1		8	1			4	6	LQFP100
LPC1764FBD100	100	128	32	D	2	4	3	3		1	8	1			4	6	LQFP100
LPC1765FBD100	100	256	64	D/H/O	2	4	3	3	1		8	1			4	6	LQFP100
LPC1765FET100	100	256	64	D/H/O	2	4	3	3	1		8	1			4	6	TFBGA100
LPC1766FBD100	100	256	64	D/H/O	2	4	3	3	1	1	8	1			4	6	LQFP100
LPC1767FBD100	100	512	64	—		4	3	3	1	1	8	1			4	6	LQFP100
LPC1768FBD100	100	512	64	D/H/O	2	4	3	3	1	1	8	1			4	6	LQFP100
LPC1768FET100	100	512	64	D/H/O	2	4	3	3	1	1	8	1			4	6	TFBGA100
LPC1769FBD100	120	512	64	D/H/O	2	4	3	3	1	1	8	1			4	6	LQFP100
LPC1774FBD144	120	128	40	D	2	4	3	3	1		8	1		1	4	6	LQFP144
LPC1774FBD208	120	128	40	D	2	5	3	3	1		8	1		1	4	6	LQFP208
LPC1776FBD208	120	256	80	D/H/O	2	5	3	3	1	1	8	1		1	4	6	LQFP208
LPC1776FET180	120	256	80	D/H/O	2	5	3	3	1	1	8	1		1	4	6	TFBGA180
LPC1777FBD208	120	512	96	D/H/O	2	5	3	3	1		8	1		1	4	6	LQFP208
LPC1778FBD144	120	512	96	D/H/O	2	5	3	3	1	1	8	1		1	4	6	LQFP144
LPC1778FBD208	120	512	96	D/H/O	2	5	3	3	1	1	8	1		1	4	6	LQFP208
LPC1778FET180	120	512	96	D/H/O	2	5	3	3	1	1	8	1		1	4	6	TFBGA180
LPC1778FET208	120	512	96	D/H/O	2	5	3	3	1	1	8	1		1	4	6	TFBGA208
LPC1785FBD208	120	256	80	D/H/O	2	5	3	3	1		8	1	1	1	4	6	LQFP208
LPC1786FBD208	120	256	80	D/H/O	2	5	3	3	1	1	8	1	1	1	4	6	LQFP208
LPC1787FBD208	120	512	96	D/H/O	2	5	3	3	1		8	1	1	1	4	6	LQFP208
LPC1788FBD144	120	512	96	D/H/O	2	5	3	3	1	1	8	1	1	1	4	6	LQFP144
LPC1788FBD208	120	512	96	D/H/O	2	5	3	3	1	1	8	1	1	1	4	6	LQFP208
LPC1788FET180	120	512	96	D/H/O	2	5	3	3	1	1	8	1	1	1	4	6	TFBGA180
LPC1788FET208	120	512	96	D/H/O	2	5	3	3	1	1	8	1	1	1	4	6	TFBGA208

¹⁾ D — Device, H — Host, O — On-the-Go.

- LCD-контроллер с поддержкой STN- и TFT-дисплеев:
 - собственный DMA-контроллер;
 - разрешение экрана до 1024×768 точки;
 - поддержка 24-бит режима true-color.
- Последовательные интерфейсы:
 - контроллер Ethernet MAC с MII/RMII с выделенным интерфейсом контроллера DMA;
 - контроллер полноскоростного USB 2.0-Device//Host/OTG с встроенным PHY для функций Device и Host, имеющий выделенный интерфейс с контроллером DMA;
 - четыре модуля UART с возможностью задания целой и дробной частей скорости обмена, встроенным буфером FIFO, поддержкой DMA и поддержкой спецификации RS-485. Один из модулей UART имеет набор линий ввода/вывода для управления модемом, а остальные модули UART поддерживают спецификацию IrDA;
 - двухканальный CAN-контроллер;
 - SPI-контроллер, обеспечивающий синхронный последовательный дуплексный обмен данными с возможностью программирования длины данных;
 - два SSP-контроллера с встроенными буферами FIFO и обеспечением мультипротокольной поддержки. Интерфейсы SSP могут использоваться совместно с контроллером DMA;
 - три расширенных интерфейса шины I²C, два из которых — стандартные, а третий поддерживает полную спецификацию I²C и режим Fast Mode Plus со скоростью передачи данных 1 Мбит/с. Расширения всех интерфейсов включают возможность распознавания нескольких адресов и режим монитора;
 - интерфейс I²S (Inter-IC Sound), предназначенный для ввода/вывода звуковых сигналов в цифровом виде. Поддерживает возможность задания дробных значений скоростей обмена. Может использоваться совместно с GPDMA. Интерфейс I²S поддерживает трёхпроводное или четырёхпроводное (с отдельными линиями приёма и передачи данных) подключения, а также формирование задающего синхросигнала.
- Другие периферийные устройства:
 - 70 (для исполнения в 100-выводном корпусе) или 52 (для исполнения в 80-выводном корпусе) линий ввода/вывода общего назначения (GPIO) с конфигурируемыми встроенными подтягивающими резисторами. Все линии GPIO поддерживают режим выхода с открытым стоком, а также оригинальный режим повторителя (repeater). Регистры всех портов GPIO отображены на шину АНВ для обеспечения максимально быстрого доступа к ним, а также поддерживают битовые манипуляции по методу bit-banding архитектуры Cortex-M3. К портам GPIO можно обращаться через контроллер GPDMA. Любая линия портов 0 и 2 GPIO может использоваться для генерации прерывания;
 - модуль 12-битного АЦП с возможностью мультиплексирования входа на восемь линий, частотой преобразования до 200 кГц и с несколькими регистрами результата. Модуль АЦП может быть использован совместно с контроллером GPDMA;
 - модуль 10-битного ЦАП с выделенным конверсионным таймером и поддержкой DMA;
 - четыре таймера/счетчика общего назначения, имеющие в общей сложности восемь входов захвата и десять выходов совпадения. Каждый таймер имеет внешний счетный вход. При наступлении определённых событий, связанных с таймерами, могут генерироваться запросы к DMA;
 - специализированный модуль ШИМ для управления электроприводом, поддерживающий управление трёхфазными двигателями;
 - интерфейс квадратурного энкодера, который может управлять одним внешним квадратурным энкодером, подключаемым к МК;
 - модуль стандартного ШИМ/таймера с внешним счетным входом;

- модуль часов-календаря реального времени (RTC) с отдельными цепями питания, что позволяет питать его от резервной батареи. Модуль RTC тактируется от отдельного генератора и содержит 20 байт резервных регистров, также питающихся от батареи, что обеспечивает сохранение текущего состояния системы при отключении основного источника питания МК. В качестве батареи может быть использована стандартная литиевая «таблетка» напряжением 3 В. Модуль RTC сохраняет работоспособность при уменьшении питающего напряжения до 2.1 В;
- сторожевой таймер (WDT), который может быть запитан от внутреннего RC-генератора или APB;
- системный таймер ядра ARM Cortex-M3 с поддержкой внешнего тактирования;
- таймер периодических прерываний, обеспечивающий генерацию программируемых и повторяющихся прерываний.
- Наличие интерфейса тестирования/отладки JTAG, совместимого с существующими инструментальными средствами. Поддержка опций портов отладки (Serial Wire Debug — SWD) и трассировки (Serial Wire Trace — SWT).
- Встроенный модуль (макроячейка) трассировки ETM, поддерживающий трассировку в реальном времени.
- Четыре режима пониженного энергопотребления: «спящий» (Sleep), «глубоко спящий» (Deep-sleep), «отключение» (Power-down) и «глубокое отключение» (Deep Power-down).
- Одно напряжение питания с номинальным значением 3.3 В и диапазоном допустимых значений от 2.4 до 3.6 В. Диапазон рабочих температур МК составляет от -40 до +85°C.
- Четыре входа внешних прерываний с перестраиваемой конфигурацией на чувствительность к фронту/уровню. Все линии портов PORT0 и PORT2 могут использоваться в качестве источников прерывания, чувствительных к фронту.
- Вход немаскируемого прерывания (NMI).
- Возможность выдачи на вывод МК внутренних тактовых сигналов (от основного задающего генератора, от IRC-генератора, от генератора RTC, тактового сигнала ЦПУ или тактового сигнала USB).
- «Пробуждение» процессора из режима Power-down от любого прерывания, способного функционировать в режиме Power-down (внешние прерывания, прерывание от RTC, прерывание от активности USB, прерывание от «пробуждения» Ethernet, прерывание от активности на шине CAN, прерывание на линиях PORT0/2, прерывание NMI).
- Обнаружение кратковременных провалов напряжения питания с отдельно задаваемыми значениями порога питающего напряжения для генерации прерывания и выполнения принудительного сброса.
- Встроенный модуль сброса по включению питания (POR).
- Встроенный кварцевый генератор с диапазоном частот генерируемого тактового сигнала от 1 до 25 МГц.
- Встроенный RC-генератор частотой 4 МГц с заводской калибровкой, обеспечивающей точность установки частоты 1%, который может использоваться в качестве источника системного тактового сигнала.
- Встроенная схема ФАПЧ (PLL), обеспечивающая тактирование процессора на максимально возможной частоте без необходимости использования высокочастотного кварцевого резонатора. Схема ФАПЧ может тактироваться от основного генератора, внутреннего RC-генератора или генератора RTC.
- Дополнительная (вторая) схема ФАПЧ, которая может использоваться для тактирования интерфейса USB, чтобы не ограничивать разработчика в выборе параметров основной схемы ФАПЧ.

- Возможность многовариантного задания функции каждого вывода микроконтроллера, позволяющая различным образом использовать встроенные периферийные функции.

Блок-схема МК семейства LPC17xx (на примере LPC1766) показана на **Рис. 1.1**.




Рис. 1.1. Блок-схема МК семейства LPC17xx (на примере LPC1766).

1.2. Архитектура и программная модель процессорного ядра Cortex-M3 микроконтроллера LPC17xx

В семействе LPC17xx используется версия r2p0 процессорного ядра ARM Cortex-M3, основные особенности которого описаны ниже.

Ядро ARM Cortex-M3 представляет собой универсальный высокопроизводительный малопотребляющий 32-битный процессор. Ядро Cortex-M3 имеет ряд принципиально новых особенностей, включая систему команд Thumb-2, малое и при этом всегда постоянное время реакции на прерывания, аппаратный делитель, команды групповой загрузки/сохранения с возможностью прерывания/возобновления их выполнения, автоматическое сохранение и восстановление состояния при прерываниях, встроенный контроллер вложенных векторных прерываний, а также шинную структуру, обеспечивающую одновременный множественный доступ.




Рис. 1.2. Блок-схема многослойной шинной матрицы LPC17xx с указанием возможных вариантов соединений.

Ядро Cortex-M3 построено по гарвардской архитектуре с разделенными шинами команд и данных, имеет встроенный трехступенчатый конвейер. Конвейер используется таким образом, чтобы все части систем памяти и обработки могли работать непрерывно. Как правило, в то время как одна команда выполняется, следующая за ней в памяти декодируется, а последующая (третья) команда выбирается из памяти. Ядро ARM Cortex-M3 также имеет встроенный модуль выборки с упреждением.

Процессор ARM Cortex-M3 содержит три «облегченные» шины АНВ (АНВ-Lite), одну системную шину, а также более быстрые шины кодов команд (I-Code) и кодов данных (D-Code), которые используются соответственно для выборки команд и для доступа к данным. Наличие двух отдельных шин обеспечивает одновременное выполнение указанных операций в случае, если их адресатами являются различные устройства.

Более подробно процессорное ядро ARM Cortex-M3 описано в следующей главе.

Микроконтроллеры семейства LPC17xx используют многослойную АНВ-матрицу для гибкого подключения шин процессора Cortex-M3 и других задатчиков шин к ведомым устройствам (периферийным). Такое подключение устройств к шинам оптимизирует работу системы, обеспечивая одновременное обращение различных ведущих устройств к периферийным устройствам, подключенным к разным портам матрицы.

Блок-схема многослойной шинной матрицы с указанием возможных вариантов соединений показана на **Рис. 1.2**.

1.3. Встроенная флэш-память и RAM

МК семейства LPC17xx содержат до 512 Кбайт встроенной флэш-памяти. Двухпортовый акселератор флэш-памяти обеспечивает максимальную скорость выполнения кода из нее при использовании двух быстрых шин АНВ-Lite. Флэш-память может использоваться в МК как для хранения кода, так и для хранения данных. Программирование флэш-памяти МК осуществляется несколькими способами. Во-первых, она может быть запрограммирована внутрисистемно через последовательный порт. Во-вторых, прикладная пользовательская программа может также стирать и/или программировать флэш-память во время выполнения приложения. Последняя возможность обеспечивает большую степень гибкости для встроенного программного обеспечения при хранении, обновлении данных и т.д.

МК семейства LPC17xx содержат до 96 Кбайт встроенной статической памяти SRAM. Она включает в себя до 64 Кбайт главной памяти SRAM, доступной для ЦПУ и всех трех контроллеров DMA по высокоскоростной шине, а также два дополнительных блока SRAM по 16 Кбайт, каждый из которых подключен к отдельным ведомым портам многослойной АНВ-матрицы. Указанная архитектура обеспечивает возможность отдельного доступа к памяти со стороны ЦПУ и со стороны контроллеров DMA, что предельно минимизирует или вообще устраняет задержки для устройств управления шиной.

1.4. Карта памяти и адресация периферии

Процессор ARM Cortex-M3 имеет единое адресное пространство размером 4 Гбайт. Использование этого пространства в МК семейства LPC17xx иллюстрирует **Табл. 1.2**.

Карта памяти LPC17xx включает в себя несколько различных областей. Карта полного адресного пространства, рассматриваемого с точки зрения пользовательской программы после сброса, для МК семейства LPC175x приведена на **Рис. 1.3**, а для МК подсемейства LPC176x — на **Рис. 1.4**. Область векторов прерывания поддерживает так называемое переотображение адресов, суть которого будет описана ниже.

На **Рис. 1.3** и **Рис. 1.4** показаны области адресов, отведенные в LPC17xx под отображение ресурсов встроенной периферии МК. Область АНВ-периферии, имеющая размер 2 Мбайт, разделена на 128 секторов, т.е. поддерживает до 128 периферийных устройств.

Область APB-периферии, имеющая размер 1 Мбайт, разделена на 64 сектора, соответствующих 64 периферийным устройствам.

Таблица 1.2. Использование адресного пространства в МК семейства LPC176x

Общий диапазон адресов	Общее использование	Диапазон адресов и описание
0x0000 0000... 0x1FFF FFFF	Встроенная энергонезависимая память	0x0000 0000...0x0007 FFFF для МК с размером флэш-памяти 512 Кбайт
		0x0000 0000...0x0003 FFFF для МК с размером флэш-памяти 256 Кбайт
		0x0000 0000...0x0001 FFFF для МК с размером флэш-памяти 128 Кбайт
		0x0000 0000...0x0000 FFFF для МК с размером флэш-памяти 64 Кбайт
		0x0000 0000...0x0000 7FFF для МК с размером флэш-памяти 32 Кбайт
	Встроенная память SRAM	0x1000 0000...0x1000 7FFF для МК с размером локальной SRAM 32 Кбайт
		0x1000 0000...0x1000 3FFF для МК с размером локальной SRAM 16 Кбайт
		0x1000 0000...0x1000 1FFF для МК с размером локальной SRAM 8 Кбайт
	Область загрузочной ROM	0x1FFF 0000...0x1FFF 1FFF 8 Кбайт загрузочной ROM для обслуживания встроенной флэш-памяти
	0x2000 0000... 0x3FFF FFFF	Встроенная память SRAM (может использоваться для хранения данных периферии)
0x2008 0000...0x2008 3FFF AHB SRAM — банк 1 (16 Кбайт), имеется в МК с общим размером SRAM 64 Кбайт		
GPIO		0x2009 C000...0x2009 FFFF
0x4000 0000... 0x5FFF FFFF	APB-периферия	0x4000 0000...0x4007 FFFF APB0-периферия, до 32 периферийных блоков по 16 Кбайт каждый
	АНВ-периферия	0x4008 0000...0x400F FFFF APB1-периферия, до 32 периферийных блоков по 16 Кбайт каждый
0xE000 0000... 0xE00F FFFF	Функции, связанные с ядром Cortex-M3 (шина собственной периферии)	0x5000 0000...0x501F FFFF Контроллер DMA, интерфейс Ethernet, интерфейс USB
		0xE000 0000...0xE00F FFFF Встроенный контроллер прерываний и системный таймер




Рис. 1.3. Адресное пространство для МК семейства LPC175x.

Конец ознакомительного фрагмента.

Приобрести книгу можно

в интернет-магазине

«Электронный универс»

e-Univers.ru